多核微控制器制造技术

装置/微控制器(1)，包括具有第一核心(11)和第二核心(12)的计算单元(10)以及包括全局工作存储器(GRAM)，其中，全局工作存储器划分为三个区域(A、B、C)，其中，第一区域(A)与至少两个核心中的第一核心(11)排他性地相关联，并且第二区域(B)与至少两个核心中的第二核心(12)排他性地相关联，其中，第三区域(C)不与至少两个核心(11、12)中的任何一者排他性地相关联，其中，阻止至少两个核心(11、12)中的所有核心访问第三区域(C)。

【技术实现步骤摘要】

本专利技术涉及一种装置/微控制器，具体而言是多核微控制器。

技术介绍

1、在嵌入式电子控制单元(英语：electronic control unit(ecu))中越来越多地使用具有包含多个核心(英语：core)的计算单元的微控制器。这种多个核心的计算单元或多核计算单元可以并行地、即以真正的并发性处理计算操作(英语：task(任务))。通常，多个任务并不是彼此独立地工作，而是彼此相互交互并且为此交换信息。具有多核计算单元的系统因而是存储器耦合的系统，这些系统经由数据对象交换信息，所述数据对象位于所有核心都可以访问的共享存储器中。

2、如果在没有合适的同步的情况下访问共享存储器中的这些数据对象，则在不同的核心竞相地、即在时间上重叠地以读取或写入方式访问同一数据对象时，可能会错误地读取或写入数据。这种由赛跑情况(英语：race condition(竞争条件)产生的错误在英语中称为concurrency bug(并发错误)。为了避免它，基本上有两种类型的用于对竞争性存储器访问进行同步的方法：

3、-借助锁通过互斥进行同步

4、每本文档来自技高网...

【技术保护点】

1.装置/微控制器(1)，包括具有第一核心(11)和第二核心(12)的计算单元(10)以及包括全局工作存储器(GRAM)，其中，所述全局工作存储器划分为三个区域(A、B、C)，其中，第一区域(A)与至少两个核心中的第一核心(11)排他性地相关联，并且第二区域(B)与所述至少两个核心中的第二核心(12)排他性地相关联，其中，第三区域(C)不与所述至少两个核心(11、12)中的任何一者排他性地相关联，

2.根据权利要求1所述的装置(1)，其中，所述装置(1)被设置成使得当所述至少两个核心(11、12)中的一个核心应当访问所述第三区域(C)时，则暂时允许所述至少两个核心(11、12...

【技术特征摘要】

1.装置/微控制器(1)，包括具有第一核心(11)和第二核心(12)的计算单元(10)以及包括全局工作存储器(gram)，其中，所述全局工作存储器划分为三个区域(a、b、c)，其中，第一区域(a)与至少两个核心中的第一核心(11)排他性地相关联，并且第二区域(b)与所述至少两个核心中的第二核心(12)排他性地相关联，其中，第三区域(c)不与所述至少两个核心(11、12)中的任何一者排他性地相关联，

2.根据权利要求1所述的装置(1)，其中，所述装置(1)被设置成使得当所述至少两个核心(11、12)中的一个核...

【专利技术属性】
技术研发人员：T·莫肯，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：