【技术实现步骤摘要】
本专利技术涉及数字通信，尤其涉及一种数字通信系统中定时同步的方法、装置及计算设备。
技术介绍
1、在数字通信系统中，定时同步是接收端能正确恢复发送信号的基本条件，数字通信系统的定时同步通常是基于已知同步序列的滑动相关算法。例如，图1是现有技术提供的一种数字通信系统中定时同步的方法的流程图，参见图1，将接收信号（接收到的过采样信号）与本地序列（本地已知同步序列）进行共轭相乘，然后将相乘结果进行累加求和，累加求和结果再与预设门限进行比较，若大于预设门限，可以认为已经实现同步，则可以根据相关峰确定同步位置，若小于预设门限，则对接收信号滑动一个采样点，继续上述相关过程。
2、但在接收信号的信噪比较低的情况下，若预设门限过高，低信噪比信号难以过门限，可能会出现漏报的情况，而若预设门限过低，又很容易出现虚警的问题，如此导致定时同步的准确性降低。
技术实现思路
1、为此，本专利技术提出了一种数字通信系统中定时同步的方法，还提出了一种数字通信系统中定时同步的装置、一种计算设备和一种计算机可读存储介质，旨在至少在一定程度上解决相关技术中对于低信噪比的接收信号在做定时同步时可能会出现漏报或虚警导致定时同步的准确性降低的技术问题。
2、为达到上述目的，本专利技术第一方面实施例提出了一种数字通信系统中定时同步的方法，该方法包括：
3、按照固定长度将接收信号划分为多个接收信号段；
4、对多个接收信号段进行差分累加处理，得到差分累加序列；
5、对本地
6、根据同步位置从接收信号中截取固定长度的待验证序列；
7、将待验证序列与本地序列共轭相乘，并对结果进行傅里叶变换，确定频域相关峰；
8、若频域相关峰大于第一预设门限，则确定同步位置正确，并根据频域相关峰出现的频点位置确定接收信号的频偏。
9、根据本专利技术的一个实施例，对多个接收信号段进行差分累加，得到差分累加序列，包括：
10、对于每个接收信号段，将接收信号段中每个采样点的信号值与前一个采样点的信号值进行差分运算，得到接收信号段对应的差分运算序列，其中，差分运算序列包括多个采样点的差分运算值；
11、按照采样点对多个接收信号段的差分运算序列进行累加，得到差分累加序列。
12、根据本专利技术的一个实施例，该方法还包括：
13、若频域相关峰不大于第一预设门限，则确定同步位置错误，返回重新确定同步位置。
14、根据本专利技术的一个实施例，根据频域相关峰出现的频点位置确定接收信号的频偏，包括：
15、若频点位置在直流处，确定接收信号不存在频偏；
16、若频点位置在直流以外的位置处，根据频点位置和采样频率确定接收信号的频偏。
17、为达到上述目的，本专利技术第二方面实施例提出了一种数字通信系统中定时同步的装置，该装置包括：
18、分段差分求和模块，被配置为按照固定长度将接收信号划分为多个接收信号段；对多个接收信号段进行差分累加，得到差分累加序列，对本地序列进行差分处理；
19、相关运算模块，被配置为基于差分累加序列和差分处理后的本地序列确定同步位置；
20、同步位置验证模块，被配置为根据同步位置从接收信号中截取固定长度序列；将固定长度序列与本地序列共轭相乘，并对结果进行傅里叶变换，确定频域相关峰；若频域相关峰大于第一预设门限，则确定同步位置正确；
21、频偏估计模块，被配置为根据频域相关峰出现的频点位置确定接收信号的频偏。
22、根据本专利技术的一个实施例，分段差分子模块，进一步被配置为：
23、对于每个接收信号段，将接收信号段中每个采样点的信号值与前一个采样点的信号值进行差分运算，得到接收信号段对应的差分运算序列，其中，差分运算序列包括多个采样点的差分运算值；
24、按照采样点对多个接收信号段的差分运算序列进行累加，得到差分累加序列。
25、根据本专利技术的一个实施例，同步位置验证模块，进一步被配置为：
26、若频域相关峰不大于第一预设门限，则确定同步位置错误，重新确定同步位置。
27、根据本专利技术的一个实施例，频偏估计模块，进一步被配置为：
28、若频点位置在直流处，确定接收信号不存在频偏；
29、若频点位置在直流以外的位置处，根据频点位置和采样频率确定接收信号的频偏。
30、为达到上述目的，本专利技术第三方面实施例提出了一种计算设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，该处理器执行计算机程序时，实现如上述第一方面任一项所述的数字通信系统中定时同步的方法。
31、为达到上述目的，本专利技术第四方面实施例提出了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述第一方面任一项所述的数字通信系统中定时同步的方法。
32、本专利技术实施例提供的数字通信系统中定时同步的方法，按照固定长度将接收信号划分为多个接收信号段；对多个接收信号段进行差分累加处理，得到差分累加序列；对本地序列进行差分处理，基于差分累加序列和差分处理后的本地序列确定同步位置；根据同步位置从接收信号中截取固定长度的待验证序列；将待验证序列与本地序列共轭相乘，并对结果进行傅里叶变换，确定频域相关峰；若频域相关峰大于第一预设门限，则确定同步位置正确，并根据频域相关峰出现的频点位置确定接收信号的频偏。上述方法采用差分操作的方式消除频偏对定时同步的影响，在差分之后采用分段累加的方式减少后续运算量，降低实现复杂度，并且在初步确定同步位置后，从同步位置处截取待验证序列，若该同步位置是准确的，则对待验证序列和本地序列的共轭相乘结果进行傅里叶变换后，确定的频率相关峰定大于第一预设门限，因此通过上述二次验证的方式可以进一步确定同步位置的准确性，避免出现漏报或虚警的情况，提高了定时同步的准确性。
33、本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
本文档来自技高网...【技术保护点】
1.一种数字通信系统中定时同步的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述对所述多个接收信号段进行差分累加处理，得到差分累加序列，包括：
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1或2所述的方法，其特征在于，所述根据所述频域相关峰出现的频点位置确定所述接收信号的频偏，包括：
5.一种数字通信系统中定时同步的装置，其特征在于，所述装置包括：
6.根据权利要求5所述的装置，其特征在于，所述分段差分求和模块，进一步被配置为：
7.根据权利要求5或6所述的装置，其特征在于，所述同步位置验证模块，进一步被配置为：
8.根据权利要求5或6所述的装置，其特征在于，所述频偏估计模块，进一步被配置为：
9.一种计算设备，其特征在于，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如权利要求1-4任一项所述的数字通信系统中定时同步的方法。
10.一种计算机可读存
...【技术特征摘要】
1.一种数字通信系统中定时同步的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述对所述多个接收信号段进行差分累加处理，得到差分累加序列，包括：
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1或2所述的方法，其特征在于，所述根据所述频域相关峰出现的频点位置确定所述接收信号的频偏，包括：
5.一种数字通信系统中定时同步的装置，其特征在于，所述装置包括：
6.根据权利要求5所述的装置，其特征在于，所述分段差分求和模块，进一步被配置为：...
【专利技术属性】
技术研发人员：胡赛桂，尹雪松，崔立峰，
申请(专利权)人：北京大有半导体有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。