【技术实现步骤摘要】
本专利技术涉及芯片控制领域，具体涉及一种写保护方法、装置、设备和介质。
技术介绍
1、芯片内部有很多关键控制寄存器（如时钟复位控制，电源控制，eflash擦除）必须保证能被正确地控制。当这些控制寄存器因偶然因素被错误的写入，会引起严重的后果。
2、一般对于这些关键控制寄存器，会支持锁定和解锁操作。当这些寄存器被锁定之后，就不能被改写；必须在解锁之后才能正常执行写操作。定义锁控制寄存器用于控制关键寄存器组（一般有多个关键寄存器）的写保护，向锁控制寄存器写入上锁指令后，使能上锁信号，关键寄存器不能被改写；向锁控制寄存器写入解锁序列指令后，使能写入信号，完成对关键寄存器的解锁，此后关键寄存器可以正常被改写。但是，在执行过程中，锁控制寄存器用于控制关键寄存器组（一般有多个关键寄存器）的写保护。当为了改写某个关键寄存器而写入解锁序列到锁控制器寄存器后，所有的关键寄存器组都变成可写。在被重新上锁之前，其他关键控制寄存器也可能被偶然的改写。关键寄存器被解锁之后，软件对关键寄存器写的过程依然存在偶然被干扰而写入非期望值的可能，那么同样会导致不可控的后果。当出现程序跑飞或其他异常/错误导致没有被重新上锁，那么这些被保护的关键寄存器存在很大的可能性被改写。
3、由上述描述可知，目前关键控制寄存器的写保护无法做到精确控制，如何提高关键控制寄存器的写保护精度，进而提高数据保护安全性是本领域技术人员亟需解决的技术问题。
技术实现思路
1、为了克服现有关键控制寄存器写保护方法精度差、数
2、为了实现上述目的，根据本专利技术的第一方面，本专利技术实施例提供一种写保护方法，该方法包括以下步骤：
3、在第一写入时钟周期，获取目标寄存器地址，所述目标寄存器地址是待写入的目标寄存器的地址；
4、当所述目标寄存器地址与解锁序列匹配时，使能写入信号，并获取相应的窗口时间，启动计时；
5、在第二写入时钟周期，缓存目标数据，所述目标数据是待写入目标寄存器的数据；
6、在第三写入时钟周期，缓存校验数据，所述校验数据是校验所述目标数据正确性的数据；
7、当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将所述目标数据更新到所述目标寄存器；
8、当所述目标数据与所述校验数据不匹配，或者所述计时时间大于所述窗口时间时，清除所述目标数据和所述校验数据；
9、使能上锁信号，以使所述目标寄存器停止写入。
10、可选地，所述当所述目标寄存器地址与解锁序列匹配时，使能写入信号包括：
11、当解锁序列包括目标寄存器地址时，当目标寄存器地址与所述解锁序列相等时，使能写入信号；
12、或者，
13、当解锁序列包括取反后的目标寄存器地址时，当目标寄存器地址与取反后的解锁序列相等时，使能写入信号；
14、或者，
15、当解锁序列包括奇数位或偶数位取反后的目标寄存器地址时，当目标寄存器地址与相应的奇数位或偶数位取反后的解锁序列相等时，使能写入信号。
16、可选地，述当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将目标数据更新到所述目标寄存器，包括：
17、当所述校验数据包括取反后的目标数据时，当目标数据与取反后的校验数据相等、且计时时间小于或等于所述窗口时间时，在第四时钟周期，将所述目标数据更新到所述目标寄存器。
18、可选地，所述获取相应的窗口时间包括，根据目标寄存器地址确定相应的关键等级，选择与所述关键等级对应的窗口时间，所述关键等级与所述窗口时间负相关。
19、根据本专利技术的第二方面，本专利技术实施例还提供一种写保护装置，包括：
20、地址获取模块，用于在第一写入时钟周期，获取目标寄存器地址，所述目标寄存器地址是待写入的目标寄存器的地址；
21、使能模块，用于当所述目标寄存器地址与解锁序列匹配时，使能写入信号，并获取相应的窗口时间，启动计时；
22、数据获取模块，用于在第二写入时钟周期，缓存目标数据，所述目标数据是待写入目标寄存器的数据；
23、校验获取模块，用于在第三写入时钟周期，缓存校验数据，所述校验数据是校验所述目标数据正确性的数据；
24、更新模块，用于当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将所述目标数据更新到所述目标寄存器；
25、清除模块，用于当所述目标数据与所述校验数据不匹配，或者所述计时时间大于所述窗口时间时，清除所述目标数据和所述校验数据；
26、上锁模块，用于使能上锁信号，以使所述目标寄存器停止写入。
27、可选地，所述使能模块还用于：
28、当解锁序列包括目标寄存器地址时，当目标寄存器地址与所述解锁序列相等时，使能写入信号；
29、或者，
30、当检验地址包括取反后的目标寄存器地址时，当目标寄存器地址与取反后的解锁序列相等时，使能写入信号；
31、或者，
32、当解锁序列包括奇数位或偶数位取反后的目标寄存器地址时，当目标寄存器地址与相应的奇数位或偶数位取反后的解锁序列相等时，使能写入信号。
33、可选地，所述更新模块还用于，当所述校验数据包括取反后的目标数据时，当目标数据与取反后的校验数据相等、且计时时间小于或等于所述窗口时间时，在第四时钟周期，将所述目标数据更新到所述目标寄存器。
34、可选地，所述使能模块还用于，根据目标寄存器地址确定相应的关键等级，选择与所述关键等级对应的窗口时间，所述窗口时间与所述关键等级负相关。
35、根据本专利技术的第三方面，本专利技术实施例还提供一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时实现如以上任意一个实施例中写保护方法的步骤。
36、根据本专利技术的第四方面，本专利技术实施例还提供一种存储介质，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如以上任意一个实施例中写保护方法的步骤。
37、如上所述，本专利技术实施例提供的一种写保护方法、装置、设备及介质，具有以下有益效果：通过在第一写入时钟周期，获取目标寄存器地址，所述目标寄存器地址是待写入的目标寄存器的地址；当所述目标寄存器地址与解锁序列匹配时，使能写入信号，并获取相应的窗口时间，启动计时；在第二写入时钟周期，缓存目标数据，所述目标数据是待写入目标寄存器的数据；在第三写入时钟周期，缓存校验数据，所述校验数据是校验所述目标数据正确性的数据；当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将所述目标数据更新到本文档来自技高网...
【技术保护点】
1.一种写保护方法，其特征在于，包括：
2.根据权利要求1所述的写保护方法，其特征在于，所述当所述目标寄存器地址与解锁序列匹配时，使能写入信号包括：
3.根据权利1所述写保护方法，其特征在于，所述当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将目标数据更新到所述目标寄存器包括，当所述校验数据包括取反后的目标数据时，当目标数据与取反后的校验数据相等、且计时时间小于或等于所述窗口时间时，在第四时钟周期，将所述目标数据更新到所述目标寄存器。
4.根据权利要求1至3任一项所述的写保护方法，其特征在于，所述获取相应的窗口时间包括，根据目标寄存器地址确定相应的关键等级，选择与所述关键等级对应的窗口时间，所述关键等级与所述窗口时间负相关。
5.一种写保护装置，其特征在于，包括：
6.根据权利要求5所述的写保护装置，其特征在于，所述使能模块还用于：
7.根据权利要求5所述的写保护装置，其特征在于，所述更新模块还用于，当所述校验数据包括取反后的目标数据时，当目标数据与取反后的校验数据相等、
8.根据权利要求5-7任一项所述的写保护装置，其特征在于，所述使能模块还用于，根据目标寄存器地址确定相应的关键等级，选择与所述关键等级对应的窗口时间，所述窗口时间与所述关键等级负相关。
9.一种电子设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任一项所述的写保护方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如权利要求1至4中任一项所述的写保护方法的步骤。
...【技术特征摘要】
1.一种写保护方法，其特征在于，包括：
2.根据权利要求1所述的写保护方法，其特征在于，所述当所述目标寄存器地址与解锁序列匹配时，使能写入信号包括：
3.根据权利1所述写保护方法，其特征在于，所述当所述目标数据与所述校验数据匹配、且计时时间小于或等于所述窗口时间时，在第四时钟周期将目标数据更新到所述目标寄存器包括，当所述校验数据包括取反后的目标数据时，当目标数据与取反后的校验数据相等、且计时时间小于或等于所述窗口时间时，在第四时钟周期，将所述目标数据更新到所述目标寄存器。
4.根据权利要求1至3任一项所述的写保护方法，其特征在于，所述获取相应的窗口时间包括，根据目标寄存器地址确定相应的关键等级，选择与所述关键等级对应的窗口时间，所述关键等级与所述窗口时间负相关。
5.一种写保护装置，其特征在于，包括：
6.根据权利要求5所述的写保护装置，其特征在于，所述使能模块还用于：
【专利技术属性】
技术研发人员：潘明方，熊海峰，
申请(专利权)人：上海泰矽微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。