用于3D NAND的锗和硅堆叠制造技术

技术编号:41766344 阅读:23 留言:0更新日期:2024-06-21 21:44
示例性半导体处理方法可包括:将含硅前驱物提供至半导体处理腔室的处理区域。基板可设置于半导体处理腔室的处理区域内。方法可包括:在处理区域中形成含硅前驱物的等离子体,以及在基板上形成第一材料层。第一材料层可包括氧化硅。方法可包括:将含锗前驱物提供至半导体处理腔室的处理区域,以及在处理区域中形成含锗前驱物的等离子体。形成含锗前驱物的等离子体可在大于或约500W的等离子体功率下执行。方法可包括:在基板上形成第二材料层。第二材料层可包括氧化锗。

【技术实现步骤摘要】
【国外来华专利技术】

本技术与半导体工艺和材料有关。更具体而言,本技术与形成并处理层状存储结构有关。


技术介绍

1、通过在基板表面上产生复杂图案化的材料层的工艺,使得集成电路成为可能。在基板上产生经图案化的材料需要形成并去除暴露的材料的受控方法。诸如垂直或3d nand之类的堆叠式存储可包括一系列交替的介电材料层的形成,可通过所述介电材料层蚀刻多个存储洞(memory hole)或孔(aperture)。材料层的材料性质以及用于蚀刻的工艺条件和材料可影响所形成的结构的均匀性。材料缺陷可导致不一致的图案化,这可能会进一步影响所形成的结构的均匀性。

2、因此,需要可用于产生高质量器件和结构的改良的系统和方法。本技术可解决这些和其他需求。


技术实现思路

1、形成半导体结构的示例性方法可包括:将含硅前驱物提供至半导体处理腔室的处理区域。基板可设置在半导体处理腔室的处理区域内。方法可包括:在处理区域中形成含硅前驱物的等离子体,以及在基板上形成第一材料层。第一材料层可包括氧化硅。方法可包括:将含锗前驱物提供至半导体处理腔室的处理区本文档来自技高网...

【技术保护点】

1.一种半导体处理方法,包括:

2.如权利要求1所述的半导体处理方法,其中在所述基板上形成所述第一材料层和所述第二材料层的同时,将所述半导体处理腔室内的温度维持在小于或约550℃。

3.如权利要求1所述的半导体处理方法,其中在所述基板上形成所述第一材料层和所述第二材料层的同时,将所述半导体处理腔室内的压力维持在小于或约6托。

4.如权利要求1所述的半导体处理方法,其中形成所述含硅前驱物的所述等离子体是在小于或约500W的等离子体功率下执行的。

5.如权利要求1所述的半导体处理方法,其中形成所述含锗前驱物的所述等离子体是在大于或约900W的等...

【技术特征摘要】
【国外来华专利技术】

1.一种半导体处理方法,包括:

2.如权利要求1所述的半导体处理方法,其中在所述基板上形成所述第一材料层和所述第二材料层的同时,将所述半导体处理腔室内的温度维持在小于或约550℃。

3.如权利要求1所述的半导体处理方法,其中在所述基板上形成所述第一材料层和所述第二材料层的同时,将所述半导体处理腔室内的压力维持在小于或约6托。

4.如权利要求1所述的半导体处理方法,其中形成所述含硅前驱物的所述等离子体是在小于或约500w的等离子体功率下执行的。

5.如权利要求1所述的半导体处理方法,其中形成所述含锗前驱物的所述等离子体是在大于或约900w的等离子体功率下执行的。

6.如权利要求1所述的半导体处理方法,其中所述第二材料层中的锗对氧的原子比例为小于或约1:2。

7.如权利要求1所述的半导体处理方法,其中每个材料层具有在约10nm与约30nm间的厚度。

8.如权利要求1所述的半导体处理方法,进一步包括:

9.如权利要求8所述的半导体处理方法,进一步包括:

10.一种半导体处理方法,包括:

11.如权利要求10所述的半导体处理方法,其中在所...

【专利技术属性】
技术研发人员:S·蔡S·S·罗伊A·B·玛里克
申请(专利权)人:应用材料公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1