减小扇出型板级封装基板翘曲的塑封芯片封装结构及方法技术

一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构及方法，包括:S1，在承载板上形成粘贴膜层；S2，在带粘贴膜层承载板上放置芯片；S3，在另一带粘贴膜层承载板上放置塑封填充小块；S4，将S2和S3所得结构通过塑封工艺整合在一起，得到复合体；S5，拆除复合体正反面承载板和粘贴膜层；S6，在复合体芯片面形成第一绝缘层；S7，在复合体第一绝缘层上形成第一金属重布线层；S8，在复合体第一金属重布线层上形成第二绝缘层；S9，在复合体第二绝缘层上形成第二金属重布线层；S10，在复合体第二金属重布线层完成植球工艺；S11，切割得到单颗Die。该方法可实现在较小封装基板翘曲度下的芯片封装工艺，能极大的提高封装效率，显著降低加工成本。

【技术实现步骤摘要】

本专利技术涉及半导体芯片封装，特别涉及一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构及方法。

技术介绍

1、随着手机、电脑、数码相加等移动消费型电子产品对应功能集成、大存储空间、高可靠性及小型化封装的要求程度越来越高，小型化、轻量化、高性能、多功能、高可靠性和低成本的电子产品的总体发展趋势使得单一芯片上的晶体管数目不再是面临的主要挑战，而是要发展更先进的封装及时来满足产品轻、薄、短、小以及与系统整合的需求。扇出型晶圆级封装(fan-out wafer level package，fowlp)作为晶圆级封装的一种，其针对输入/输出端口(input/output，i/o)数量多，集成灵活性高(可实现垂直和水平方向多芯片集成)的主要先进封装工艺，多用于多芯片、厚度超薄封装和三维系统级封装等。同时，fowlp技术的出现极大地增加了封装体的i/o数量，契合了芯片多功能化的发展方向。但由于市场需求日益增大，为了突破现有的方式，将pcb板级生产理念结合半导体晶圆级封装方法，打破原有晶圆的尺寸限制，有必要提出一种可以容纳更多i/o数、减小芯片尺寸和厚度、整合更多异质本文档来自技高网...

【技术保护点】

1.一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：包括如下步骤:

2.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：S1步骤中所述承载板材料为金属、硅基或玻璃；S3步骤中的塑封填充小块材料为硅基或玻璃。

3.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：S6和S8步骤中所述绝缘层的材料为环氧树脂、氧化硅绝缘材料或其他绝缘材料；S7和S9步骤中所述金属重布线层的材料为铝、铜、金、铂、镍、锡中的一种或两种及以上的组合。

4.根据权利要求1所述的一种有效...

【技术特征摘要】

1.一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：包括如下步骤:

2.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：s1步骤中所述承载板材料为金属、硅基或玻璃；s3步骤中的塑封填充小块材料为硅基或玻璃。

3.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在于：s6和s8步骤中所述绝缘层的材料为环氧树脂、氧化硅绝缘材料或其他绝缘材料；s7和s9步骤中所述金属重布线层的材料为铝、铜、金、铂、镍、锡中的一种或两种及以上的组合。

4.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装的方法，其特征在...

【专利技术属性】
技术研发人员：刘吉康，
申请(专利权)人：湖北第二师范学院，
类型：发明
国别省市：