一种保护存储器数据的主板、计算机和方法技术

本发明专利技术提供一种保护存储器数据的主板、计算机和方法，其中主板包括：至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号。应用本发明专利技术提供的技术，在保证实现各种访问功能的同时充分保证了快闪存储器中重要数据的安全性；使得计算机系统的快闪存储器控制更为灵活和安全。

Mainboard, computer and method for protecting memory data

The present invention provides a memory data protection board, computer and method, which comprises at least two motherboard chip control unit for accessing memory data, giving access to instruction; at least one register unit for storing a correspondence relationship between each of the single chip control element and the access control unit bus arbitration; and for receiving the access instructions, according to the first control chip unit the access instructions access instructions from the at least two control chip unit transmits the determined, and according to the corresponding relation for the first control chip unit to access the data in the memory access, according to the access the authority to issue the access permissions driving signal. The application of the technology provided by the invention, in ensuring the realization of the various access function and fully guarantee the safety of the important data in the flash memory; the flash memory control computer system is more flexible and safe.

【技术实现步骤摘要】

本专利技术涉及计算机数据保护，特别是指一种保护存储器数据的主板、计算 机和方法。
技术介绍
在现在的计算机机系统或嵌入式系统设计中，快闪存储器(FLASH)是一种 常见的存储器。为了保护Flash中存储的数据， 一般的Flash芯片会设计有专 门的保护机制，如写保护管脚WP弁，在该管脚被设置成低电平时，Flash处在 写保护状态，这时系统只能对Flash进行读操作，而写操作会被芯片拒绝；相 反，在WP斜皮设置成高电平后，系统可以对Flash进行读和写，既可以读到其 中的数据，也可以修改其中的数据。在一些情况下，Flash会被多个子系统所 共享。在这种情况下，不同的子系统可能会对FLASH有不同的访问权限的要 求，有的子系统要求Flash处于可读可写的状态，以便随时更改数据；而另外 一个子系统可能对数据安全性比较敏感，它就可能要求对该Flash进行写保护。 例如基本输入输出系统(BIOS, Basic Input/Output System)存储在主板上的 FLASH芯片中，BIOS数据的安全性一直是主板设计中的重要问题，有各种各 样的方案来实现FLASH芯片的写保护，防止BIOS数据被非法篡改。在Intel 的管理引擎(ME, Management Engine)标准设计中，ME的固件(Firmware)会存 储在主BIOS数据所在的Flash芯片中，并把Flash中的 一块区域作为数据区， 在运行中会实时更改数据区中的内容。因为ME要实时更改数据区，那么该 Flash就不能设置写保护，否则ME的功能就不能正常运行；而不设置Flash 的写保护，就使得主BIOS区域处在可写状态，主BIOS就有可能在蓄意或者 误操作的情况下被破坏掉，系统的安全等级大打折扣，这种做法对Flash中的 数据安全造成了较大的隐患。应用现有技术解决这个问题，采用的是将Flash分区设置属性将Flash 分成若干区，把主BIOS占用的区设置成写保护，而把ME Firmware和数据区占用的区设置成可读可写状态。但现有技术中，由于Flash容量的限制，4艮多情况下，BIOS数据和ME Firmware会同时在一个区中，而且在BIOS或ME Firmware升级时，数据大小 和所占用的区域往往会发生调整，这使得Flash分区的操作属性的管理变得复 杂，使得它们同时所在的Flash区就会有安全隐患。
技术实现思路
本专利技术的目的是提供一种保护存储器数据的主板和方法，用于解决现有技 术中，对存放在快闪存储器中的存储数据进行读写操作存在安全隐患，且管理 复杂的缺陷。一种保护存储器数据的主板，包括至少两个控制芯片单元，用于在访问 存储器数据时，发出访问指令；至少一个寄存器单元，用于存储每个所述控制 芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所述访问 指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指 令的第 一控制芯片单元，并根据所述对应关系获取所述第 一控制芯片单元的访 问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限 的驱动信号。一种保护存储器数据的计算机，至少包括至少两个控制芯片单元，用于 在访问存储器数据时，发出访问指令；至少一个寄存器单元，用于存储每个所 述控制芯片单元与访问权限之间的对应关系；总线仲裁控制单元，用于接收所 述访问指令，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述 访问指令的第一控制芯片单元，并根据所述对应关系获取所述第一控制芯片单 元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访 问权限的驱动信号；快闪存储器，用于存放所述存储器数据；并包括一个置位 管脚，用于接收所述驱动信号，根据所述驱动信号通过对置位管脚的置位实现 控制所述存储器数据的所述访问权限。一种保护存储器数据的方法，在计算机运行过程中，产生用于访问存储器 数据的访问指令；确定所述访问指令的控制芯片单元，并根据所述控制芯片单 元与访问权限之间的对应关系，获取所述控制芯片单元的访问所述存储器数据应用本专利技术提供的技术，在保证实现各种访问功能的同时充分保证了快闪存储器中重要数据的安全性；使得计算机系统的快闪存储器控制更为灵活和安全。附图说明图1为本专利技术中现有对存储器数据进行保护的装置结构示意图； 图2为本专利技术优选实施例对存储器数据进行保护的装置结构示意图之一； 图3为本专利技术优选实施例对存储器数据进行保护的装置结构示意图之二； 图4为本专利技术优选实施例对存储器数据进行保护的方法流程示意图。 具体实施例方式为使本专利技术的目的、技术特征和实施效果更加清楚，下面将结合附图及具 体实施例对本专利技术的技术方案进行详细描述。本专利技术提供的技术方案中，需要至少一个寄存器单元，用于设置不同的访 问源的访问权限；总线控制单元，用于接收对快闪存储器的访问指令，并获取 该访问源对应的所述访问权限，根据所述访问权限在访问快闪存储器时发出控 制所述快闪存储器的所述访问权限的驱动信号。以下选择优选实施例进行具体 描述在共享快闪存储器104的计算机系统中，如图l所示，如果存在多个控制 芯片单元，则不同的控制芯片单元都需要对共享的快闪存储器104进行读写操 作，例如如果是存在第一控制芯片单元101、第二控制芯片单元102,则此时 需要总线仲裁控制单元103对来自第一控制芯片单元101、第二控制芯片单元 102的指令进行仲裁判别，如果第一控制芯片单元101有写操作的权限，则总 线仲裁控制单元103发出信号到达写保护管脚WP#，允许对快闪存储器104 进行写操作；如果是来自第二控制芯片单元102的指令，而第二控制芯片单元 102没有写操作的权限，则总线仲裁控制单元103发出信号到达写保护管脚 WP#，不允许对快闪存储器104进行写操作。但是，这是基于Flash分区的保 护策略。在图1所描述的技术的基础上，本专利技术进一步提供了一种更安全的保护机 制来保护快闪存储器104中的数据。如图2所示，增加一个寄存器单元105， 基于控制芯片单元的不同实现数据包括，即，根据控制芯片单元的不同，实现第一控制芯片单元101,用于在需要访问快闪存储器104时，发出访问指令。第二控制芯片单元102,用于在需要访问快闪存储器104时，发出访问指令。总线仲裁控制单元103，用于接收访问指令后，判断该访问指令中的标志 位或者其他标识来自哪一个具体的控制芯片单元，确定之后，读取寄存器单元 105中关于该控制芯片单元的访问权限，根据所述访问权限发出驱动信号，驱 动信号通过总线到达快闪存储器104。访问指令可以是遵循相应的协议标准的 一个数据结构，并且该数据结构的逻辑结构对应有电信号；该数据结构中，存 在若干字节或者比特位作为所述标志位，该标志位标识了当前所述访问指令来 自哪一个具体的控制芯片单元。寄存器单元105，可以是不同位的物理寄存器，例如8位寄存器或者16 位寄存器等；根据置位的不同来表示不同的访问权限；也可以是逻辑寄存器，例如数组，同样根据置位的不同来表示不同的访问 权限。快闪存储器104,用于接收到所述驱动信号后，控制不同的分区的访问权 限，例如，当前的控制芯片单元，对某一些分区只读#:作，而对另一些分区可 以写4喿作。当计算机系统本文档来自技高网...

【技术保护点】
一种保护存储器数据的主板，其特征在于，包括：　至少两个控制芯片单元，用于在访问存储器数据时，发出访问指令；　至少一个寄存器单元，用于存储每个所述控制芯片单元与访问权限之间的对应关系；　总线仲裁控制单元，用于接收所述访问指令 ，根据所述访问指令从所述至少两个控制芯片单元中确定发送所述访问指令的第一控制芯片单元，　并根据所述对应关系获取所述第一控制芯片单元的访问所述存储器数据的所述访问权限，根据所述访问权限发出实现所述访问权限的驱动信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：张建辉，
申请(专利权)人：联想北京有限公司，
类型：发明
国别省市：11[中国|北京]