【技术实现步骤摘要】
本专利技术涉及一种信号转换器、工作周期校正器与差分时钟产生器，且特别涉及一种在将单一时钟信号转换为差分时钟信号时，使差分时钟信号具有最小化的偏斜与工作周期失真的信号转换器、工作周期校正器与差分时钟产生器。
技术介绍
1、高速的通信装置具有用于传送与接收信号的收发器，且高速通信装置的收发器中经常使用可将平行输入转换为序列输出及/或将序列输入转换为平行输出的串列器-解串列器(serializer/de-serializer，简称为serdes)。
2、请参见图1，其是多通道serdes收发器内的方块的示意图。多通道serdes收发器代表收发器具有多对的传送器与接收器。图1所示的serdes收发器10为4-通道serdes收发器。
3、传送器(tx)11与接收器(rx)13的运行都需要时钟信号。但是，若在每个传送器11与接收器13分别提供时钟产生器，则需占用大量空间与消耗大量功率。因此，以集中化的方式设置时钟源15，用于产生供传送器11与接收器13共用的单一时钟信号sclk。举例来说，时钟源15可为锁相回路(phase...
【技术保护点】
1.一工作周期校正器，包含：
2.如权利要求1所述的工作周期校正器，其中，所述第一电阻与所述第二电阻的电阻值相等，且位于所述偏压节点的信号等于所述第一间接信号与所述第二间接信号的平均。
3.如权利要求1所述的工作周期校正器，其中，还包含：
4.如权利要求3所述的工作周期校正器，其中，所述第一校正缓冲器是包含：
5.如权利要求4所述的工作周期校正器，其中，所述第二校正缓冲器是包含：
【技术特征摘要】
1.一工作周期校正器，包含：
2.如权利要求1所述的工作周期校正器，其中，所述第一电阻与所述第二电阻的电阻值相等，且位于所述偏压节点的信号等于所述第一间接信号与所述第二间接信号的平均。
3.如...
【专利技术属性】
技术研发人员：维诺德·库马尔·加恩，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。