一种多相时钟产生电路制造技术

本发明专利技术属于射频时钟技术领域，具体为一种多相时钟产生电路。本发明专利技术的时钟产生电路包括初级多相产生电路、相位比较器和次级相位校准电路；初级多相产生电路用于将输入的参考时钟信号转化为初级多相信号；相位比较器用于比较不同相位的初级多相信号，将相位比较信号转化为控制信号；次级相位校准电路，用于校准初级多相信号的相位误差，提供高精度多相时钟输出信号。本发明专利技术提出的多相时钟产生电路利用注入锁定振荡器对延迟链产生的初级多相信号进行校准，实现了较高的相位精度；利用相位比较器控制注入锁定振荡器的自由振荡频率跟踪输入参考频率，实现了较宽的频率覆盖范围和较低的相位噪声。

【技术实现步骤摘要】

本专利技术属于射频时钟，具体涉及一种多相时钟产生电路。

技术介绍

1、多相时钟电路在射频前端电路中有广泛的应用。例如，多相滤波器，移相器和多相功率放大器。以多相功率放大器为例，通过采用多相位的本振信号进行矢量合成，减小进行合成的矢量之间的夹角，从而得到更高的输出功率和更大的输出范围。由于射频源一般无法提供精确的多相时钟信号，多相功率放大器都需要在片上集成多相时钟产生电路。传统的正交架构多相功率放大器采用4相正交时钟，通常对50％占空比的二倍频时钟进行分频得到。但是，分频器会耗费较大的功耗，而且无法提供四相以上的时钟信号，不满足6相、8相等架构的需求。因此，高精度、低相噪、多相位的时钟信号产生电路对于高性能射频前端电路有重要意义。

2、常见的多相时钟发生器包括基于环形振荡器的锁相环pll，延迟锁定环dll，注入锁定环形振荡器ilro等。pll可以实现高精度的多相时钟，频率覆盖范围大，但是环振的相位噪声很高，锁相环的环路带宽往往不足以抑制环振的相噪。dll是目前的主流方案，具有更低的相位噪声，但是对匹配性要求很高，微小的电路和版图失配就会影响相位精本文档来自技高网...

【技术保护点】

1.一种多相时钟产生电路，其特征在于，包括初级多相产生电路、相位比较器和次级相位校准电路；其中：

2.如权利要求1所述的多相时钟产生电路，其特征在于，相位比较器将第一和第二相位信号的延时差调整为一个参考时钟周期，使延迟链输出延时间隔1\N个参考时钟周期的N+1个初级多相信号。

3.如权利要求1所述的多相时钟产生电路，其特征在于，相位比较器将注入锁定环形振荡器的自谐振频率调整为参考时钟频率，使注入锁定振荡器实现更大的频率跟踪范围和更低的相位噪声。

【技术特征摘要】

1.一种多相时钟产生电路，其特征在于，包括初级多相产生电路、相位比较器和次级相位校准电路；其中：

2.如权利要求1所述的多相时钟产生电路，其特征在于，相位比较器将第一和第二相位信号的延时差调整为一个参考时钟周期，使延迟链输出...

【专利技术属性】
技术研发人员：殷韵，徐鸿涛，李梓木，李嘉祥，
申请(专利权)人：复旦大学，
类型：发明
国别省市：