一种系统定时方法和装置制造方法及图纸

本发明专利技术公开了一种系统定时装置，包括：主控单元和基带单元，所述主控单元中包括处理器和定时模块，所述基带单元中包括数字信号处理器（ＤＳＰ）；其中：所述定时模块，用于生成定时信号并发送到所述处理器；所述处理器，用于根据接收到的所述定时信号生成定时编码消息，并将所述定时编码消息发送给所述ＤＳＰ；所述ＤＳＰ，用于接收并获取所述定时编码消息中携带的定时信息。本发明专利技术同时公开了一种系统定时方法。在基于高速串行接口协议（ＳＲＩＯ）交换的微型通信计算架构（ＭＴＣＡ）等架构中应用本发明专利技术所述的系统定时方法和装置，无需定制系统背板或修改现有标准板卡，方便了用户使用。

System timing method and device

The invention discloses a timing device, a system comprises a main control unit and the baseband unit includes a processor and a timing module and the main control unit, the baseband unit includes a digital signal processor (DSP); wherein the timing module is used to generate the timing signals and transmitted to the processor; the according to the processor, for generating timing encoding message received to the timing signal, and the timing of message encoding is sent to the DSP; the DSP, used to carry the receiving timing information and obtains the timing message encoding. The invention discloses a system timing method at the same time. In high speed serial interface protocol (SRIO) based on micro communication exchange computing architecture (MTCA) system timing method and device etc. in the framework of the system, without the need to customize or modify the existing standard backplane board, is convenient for users to use.

【技术实现步骤摘要】

本专利技术涉及高速串行接口协议(SRIO， Serial RapidIO)技术，特别涉 及一种利用SRIO消息传递作为系统定时的方法和装置。
技术介绍
当前，很多系统基于SRIO交换来构建，比如，基站系统。图1为现有基于SRIO交换的基站系统结构示意图(仅表示出与本专利技术相 关的组成部分)。如图1所示，该基站系统由一个主控单元11和M 个基带单元12组成。其中，主控单元11主要用于完成系统控制、配置和操作 维护等功能，基带单元12主要用于完成基站信号处理等功能。其中，主控单元11中包括 一个SRIO交换芯片113和一个带有SRIO接 口的处理器lll,两者通过SRIO接口S(M)相连，并进一步包括一个定时才莫块 112。基带单元12中包括 一个SRIO交换芯片122和N ( A^l)个带有SRIO 接口的数字信号处理器(DSP， Digital Signal Processing ) 121 ，即121 ， 其中，j代表基带单元的编号，取值为从0到M-1; i代表各DSP的编号，取值 为从0到N-l;此外，图1所示基带单元12中进一步包括一个定时緩冲器123。 需要说明的是，为简化附图，图1中只表示出了一个基带单元12,即基带单元 (0) 12的内部结构，其它基带单元12的内部结构与基带单元(0) 12基本相 同，区别仅在于包括的DSP数目可能不同，不再赘述。基带单元12中的AS尸C/力121通过各自的SRIO接口 SC/,/)与基带单元12中 的SRIO交换芯片122相连；基带单元12中的SRIO交换芯片122进一步通过 SRIO接口S(力与主控单元11中的SRIO交换芯片113相连。主控单元11中的 定时模块112输出多组定时信号，即图1中所示的r(力和r(M)。其中，定时信号r(力通过系统定时信号线发送到各基带单元12中的定时缓沖器123,各定时 緩冲器123接收到定时信号r(力后，复制N份，并分别发送给自身所在基带单 元12中的各DSP121,作为DSP中断；定时信号r(M)通过系统定时信号线发 送给主控单元11中的处理器111,作为处理器中断。通常，定时信号r(刀中既 包括帧中断信息，又包括时隙中断信息，而定时信号r(M)中通常只包括帧中断 信息。后续过程中，各基带单元12中的DSP121以及主控单元11中的处理器 111如何根据接收到的定时信号进行相应处理为本领域公知，且与本专利技术所述 方案无直接关系，故不作详细介绍。从上述介绍可以看出，在现有基于SRIO交换的基站系统中，系统定时的 方式为使用专门的 一组系统定时信号线从主控单元中的定时模块连接到各基 带单元，通过所述系统定时信号线将定时模块生成的定时信号发送到各基带单 元，进而发送到各基带单元中的DSP。可是，这种系统定时方式如果应用到基 于某些标准架构，如微型通信计算架构(MTCA， Micro Telecommunication Computing Architecture )构建的基站系统中，尤其是采用高级子卡(AMC, Advanced Mezzanine Card)等标准板卡的基站系统中，就会带来一系列问题， 比如MTCA架构为一标准架构，各板卡之间的连接方式按标准预先已经确定， 所以，如果要在基于MTCA架构的基站系统中采用图l所示系统定时方式，可 能需要专门定制系统背板。另外，如果采用第三方提供的标准板卡，则可能需 要对基带板卡(对应基带单元)及主控板卡(对应主控单元)内部的定时逻辑 进行修改，而通常情况下，第三方是不会提供标准板卡的可编程逻辑及印刷电 路板(PCB, Printed Circuit Board)连线的详细资料的，所以使得修改定时逻辑 不可行；另外，即使资料完善、技术可行，也会需要耗费较大的修改工作量， 实现起来很不方便。有鉴于此，本专利技术主要目的在于提供一种系统定时方法，应用该方法无 需定制系统背板或修改现有标准板卡，方便用户使用。本专利技术的另 一 目的在于提供一种系统定时装置，应用该装置无需定制系 统背板或修改现有标准板卡，方便用户使用。为达到上述目的，本专利技术的技术方案是这样实现的一种系统定时装置，该装置包括主控单元和基带单元；其中，所述主 控单元中包括处理器和定时模块；所述基带单元中包括数字信号处理器 DSP;所述定时模块，用于生成定时信号并发送到所述处理器； 所述处理器，用于根据接收到的所述定时信号生成定时编码消息，并将 所述定时编码消息发送给所述DSP;所述DSP,用于接收并获取所述定时编码消息中携带的定时信息。 一种系统定时方法，该方法包4舌主控单元中的定时模块生成定时信号，并将所述定时信号发送给主控单 元中的处理器；所述主控单元中的处理器根据接收到的定时信号生成定时编码消息，并 将所述定时编码消息发送给基带单元中的数字信号处理器DSP;所述基带单元中的DSP接收并获取所述定时编码消息中携带的定时信自可见，本专利技术的技术方案中，主控单元中的定时模块与基带单元之间无 需使用系统定时信号线进行连接，当定时模块生成定时信号后，直接发送给 处理器，由处理器根据接收到的定时信号生成定时编码消息并发送到基带单元中的DSP，基带单元中的DSP接收并获取定时编码消息中携带的定时信 息。在基于SRIO交换的MTCA等架构中应用本专利技术的技术方案，无需定制 系统背板或修改现有标准板卡，方便了用户使用。附图说明图1为现有基于SRIO交换的基站系统的结构示意图。 图2为本专利技术系统定时装置实施例的组成结构示意图。 图3为本专利技术系统定时方法实施例的流程图。具体实施方式为解决现有技术中存在的问题，本专利技术中提出一种新的系统定时方案 主控单元中的定时模块生成定时信号，并发送给主控单元中的处理器；主控 单元中的处理器根据接收到的定时信号生成定时编码消息，并将该定时编码 消息发送给基带单元中的DSP;基带单元中的DSP接收并获取该定时编码 消息中携带的定时信息。为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实 施例，对本专利技术作进一步地详细说明。图2为本专利技术系统定时装置实施例的组成结构示意图。如图2所示，该 装置包括主控单元21和M ( )个基带单元22;主控单元21中进一步包括处理器211和定时模块212;每个基带单元中进一步包括一个以上的 DSP221。为简化附图，图2中只表示出了一个基带单元22，即基带单元(O) 22的内部结构，该基带单元(0) 22中包括N个DSP221;其它基带单元22 的内部结构与基带单元(0) 22基本相同，区别仅在于可能包括的DSP221 数目不同，不再赘述。定时模块212，用于生成定时信号并发送到处理器211;现有技术中， 定时模块112发送给处理器111的定时信号中只包括帧中断信息，而这里所 提到的定时信号则要既包括帧中断信息，又包括时隙中断信息，即和现有技 术中定时模块112发送给各基带单元12中的定时緩冲器123的定时信号类 似。处理器211，用于根据接收到的定时信号生成定时编码消息，并将该定 时编码消息发送给每个基带单元22中的各个DSP221; DSP221,用于接收并获取该定时编码消息中携带的定时信息。其中，处理器211向各基带单元22中的各DSP221发送定时编码消本文档来自技高网...

【技术保护点】
一种系统定时装置，其特征在于，该装置包括：主控单元和基带单元；其中，所述主控单元中包括处理器和定时模块；所述基带单元中包括数字信号处理器ＤＳＰ；　所述定时模块，用于生成定时信号并发送到所述处理器；　所述处理器，用于根据接收到的所 述定时信号生成定时编码消息，并将所述定时编码消息发送给所述ＤＳＰ；　所述ＤＳＰ，用于接收并获取所述定时编码消息中携带的定时信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：马卫国，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：11[中国|北京]