【技术实现步骤摘要】
本公开涉及缓冲电压数模转换器(dac)的自校准。
技术介绍
1、缓冲器提供了在不同阻抗的组件之间传递信号的一种方式。目标是保存输出且将准确且可靠的信号提供到后续阶段。电压缓冲器通过改变电流同时保持电压恒定来实现这一点。组合无缓冲电压dac与运算放大器或op-amp,会形成缓冲电压dac。有许多解决方案可以提高缓冲电压dac的精度,但op-amp输入偏移很难校准,特别是对于高功率或高速应用而言。
2、在低速下,可以使用斩波/自动调零op-amp。斩波/自动调零op-amp使用两个时钟相位和一个单独的调零放大器来校正输入偏移。两个时钟相位期间产生的电压存储在单独的电容器上并形成校准的基础。然而,这种解决方案通常限于采样率小于约300ksps(即,每秒300,000个采样)的应用。
3、对于更高的速度(例如,超过大约1msps),可以使用op-amp偏移微调,其中通过对数字加权电流源进行编程来调整偏移电压。物理上,这涉及基于将误差数字化而产生的代码来熔断电路板上的多晶硅熔丝。结果是,一旦校准,就无法调整任何温度/电压相
本文档来自技高网...
【技术保护点】
1.一种自校准缓冲电压DAC电路,其特征在于,包括:
2.根据权利要求1所述的自校准缓冲电压DAC电路,其特征在于,另外包括:
3.根据权利要求1所述的自校准缓冲电压DAC电路,其特征在于,另外包括时钟信号发生器,所述时钟信号发生器被配置成以时钟信号频率将时钟信号提供到所述计数器,所述计数器被配置成通过将所述时钟信号频率除以所述相应第一频率和第二频率来提供所述第一数字输出信号和第二数字输出信号。
4.根据权利要求1所述的自校准缓冲电压DAC电路,其特征在于,另外包括存储器模块,所述存储器模块包括第一存储器槽和第二存储器槽,所述存储器
...【技术特征摘要】
1.一种自校准缓冲电压dac电路,其特征在于,包括:
2.根据权利要求1所述的自校准缓冲电压dac电路,其特征在于,另外包括:
3.根据权利要求1所述的自校准缓冲电压dac电路,其特征在于,另外包括时钟信号发生器,所述时钟信号发生器被配置成以时钟信号频率将时钟信号提供到所述计数器,所述计数器被配置成通过将所述时钟信号频率除以所述相应第一频率和第二频率来提供所述第一数字输出信号和第二数字输出信号。
4.根据权利要求1所述的自校准缓冲电压dac电路,其特征在于,另外包括存储器模块,所述存储器模块包括第一存储器槽和第二存储器槽,所述存储器模块被配置成接收所述第一数字输出信号和所述第二数字输出信号,以将所述第一数字输出信号和所述第二数字输出信号存储在相应第一存储器槽和第二存储器槽中。
5.根据权利要求1所述的自校准缓冲电压dac电路,其特征在于,所述da...
【专利技术属性】
技术研发人员:张义忠,金杰,莫易昆,姚红燕,曹林浩,汪思彤,
申请(专利权)人:恩智浦有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。