一种基于T'触发器的计数电路制造技术

本发明专利技术提出了一种基于T'触发器的计数电路，能准确切换加减状态，属于集成电路领域。本发明专利技术主要由T'触发器和选择模块(AND‑MUX，以下简称AMUX)级联组成，通过改进选择模块的结构，使整个计数电路在切换计数状态时，不仅保留了前级触发器传递的有效信息，并且使下级触发器的输入电平保持不变，避免产生干扰信息造成误翻转，从而正确切换计数状态并保留计数值。本发明专利技术中通过对选择模块的改进，不仅可以在输入脉冲信号为低电平时自由切换并且正确切换计数状态，同时在保证功能正确的情况下减少了晶体管数量，降低了一定的功耗和面积。可应用于递增计数，递减计数，加减混合计数等逻辑电路。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种基于t’触发器的计数电路。

技术介绍

1、脉冲神经网络由于其模拟人类大脑的信息编码和处理过程的本质和低功耗，低成本，高并行性等特点而逐渐被应用于语音识别，目标检测，自动驾驶等领域。在对脉冲神经元建模的过程中，涉及到接收输入的正负脉冲并与自身阈值比较来决定是否激活的问题。因此需要一种能准确切换加减状态的计数电路，通过加计数收集正脉冲，通过减计数收集负脉冲。

2、在硬件电路中，通常会使用基于触发器多级级联的方式构成计数电路，如图1所示。当每个t’触发器的直接输出驱动下级触发器的时钟端口时构成了减法计数器，如图1(a)所示；当每个t’触发器的反向输出驱动下级触发器的时钟端口时构成了加法计数器，如图1(b)所示。而要实现可切换加减状态的计数电路，一种实现方案就是在触发器级联处增加一个二路的选择器，根据外部选择信号选择触发器之间的连接，如图2(a)所示；而这种选择器电路的一种实现方案就是用两个nmos构成，将选择信号及其反向信号连接到两个nmos的栅极来控制信号通路，如图2(b)所示。但是这种计数电路在切换工作状态本文档来自技高网...

【技术保护点】

1.一种基于T'触发器的计数电路，其特征在于：能够准确切换加减状态，包括多个依次连接的T'触发器和选择模块AMUX；

2.如权利要求1所述的基于T'触发器的计数电路，其特征在于：每个非门都是由一个PMOS管TP和一个NMOS管TN组成的CMOS管构成，在每个非门中，PMOS管TP的栅极与NMOS管的栅极连接，连接节点为X作为该非门的输入；PMOS管TP的源极连接电源VDD，PMOS管的漏极与NMOS管TN的漏极连接，连接节点为作为该非门的输出；NMOS管TN的源极接地。

3.如权利要求2所述的基于T'触发器的计数电路，其特征在于：整个计数电路在SEL为0时处于减法...

【技术特征摘要】

1.一种基于t'触发器的计数电路，其特征在于：能够准确切换加减状态，包括多个依次连接的t'触发器和选择模块amux；

2.如权利要求1所述的基于t'触发器的计数电路，其特征在于：每个非门都是由一个pmos管tp和一个nmos管tn组成的cmos管构成，在每个非门中，pmos管tp的栅极与nmos管的栅极连接，连接节点为x作为该非门的输入；pmos管tp的源极连接电源vdd，pmos管的漏极与nmos管tn的漏极连接，连接节点为作为该非门的输出；nmos管tn的源极接地。

3.如权利要求2所述的基于t'触发器的计数电路，其特征在于：整个计数电路在sel为0时处于减法计数状态，当sel为1时处于加法计数状态。

4.如权...

【专利技术属性】
技术研发人员：司涛勇，王俊杰，刘爽，鄢士钦，胡浩，刘祎鹤，刘洋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：