【技术实现步骤摘要】
本专利技术涉及一种集成电路领域，特别是一种芯片设计方法以及芯片设计系统。
技术介绍
1、在传统的芯片设计过程中，多位寄存器合并(multibit register banking)是根据寄存器传输级(register transfer level，rtl)代码中寄存器的关系进行分类合并。并且，在合并过程中，寄存器合并将按照寄存器传输级代码的模块(block)进行。然而，由于属于同一模块的寄存器，其中可能存在连接到不同接口(port)的寄存器，而这些接口的物理位置之间可能距离较远，因此可能发生属于同一模块的连接到不同接口的寄存器被合并到一起，而导致综合后网表(netlist)的时序变差，进而造成芯片性能的下降。
技术实现思路
1、本专利技术是针对一种芯片设计方法以及芯片设计系统，可实现自动且有效率的芯片设计效果。
2、根据本专利技术的实施例，芯片设计方法包括以下步骤：读取寄存器传输级代码数据；辨识寄存器传输级代码数据中的多个寄存器传输级代码，以分类对应于多个寄存器传输级代码的多个...
【技术保护点】
1.一种芯片设计方法，其特征在于，包括：
2.根据权利要求1所述的芯片设计方法，其特征在于，在对所述多个第二寄存器进行多位寄存器合并之前，还包括：
3.根据权利要求1所述的芯片设计方法，其特征在于，合并在同一个第二多比特寄存器中的所述多个第二寄存器所电性连接的所述多个接口位于同一个接口区域中。
4.根据权利要求1所述的芯片设计方法，其特征在于，所述多个第二寄存器经由合并产生多个第二多比特寄存器，并且所述多个第二多比特寄存器的每一个最邻近于各自对应电性连接的接口。
5.根据权利要求1所述的芯片设计方法，其特征在于，所述多个...
【技术特征摘要】
1.一种芯片设计方法，其特征在于，包括：
2.根据权利要求1所述的芯片设计方法，其特征在于，在对所述多个第二寄存器进行多位寄存器合并之前，还包括：
3.根据权利要求1所述的芯片设计方法，其特征在于，合并在同一个第二多比特寄存器中的所述多个第二寄存器所电性连接的所述多个接口位于同一个接口区域中。
4.根据权利要求1所述的芯片设计方法，其特征在于，所述多个第二寄存器经由合并产生多个第二多比特寄存器，并且所述多个第二多比特寄存器的每一个最邻近于各自对应电性连接的接口。
5.根据权利要求1所述的芯片设计方法，其特征在于，所述多个第一寄存器的任一个的比特数小于所述至少一第一多比特寄存器的任一个的比特数，并且所述多个第二寄存器的任一个的比特数小于所述至少一第二多比特寄存器的任一个的比特数。
6.根据权利要求1所述的芯片设计方法，其特征在于，合并为同...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，
申请(专利权)人：北京壁仞科技开发有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。