一种基于UVM和VIP的交换芯片验证平台制造技术

本发明专利技术公开了一种基于UVM和VIP的交换芯片验证平台，属于芯片验证领域。其包括测试文本文件、配置产生模块、验证环境、IO映射接口、测试用例；测试文本文件用于表明各测试用例与端口配置的对应关系；配置产生模块用于接收仿真阶段输入的测试用例名称，解析测试文本文件，产生给DUT、验证环境及IO映射接口的端口配置参数；验证环境包括VIP环境组、参考模型、计分板和环境配置模块；VIP环境组由可配置数量的VIP验证环境构成；IO映射接口用于实现DUT与验证环境的VIP环境组之间的连接；测试用例使用不同序列产生激励。本发明专利技术能够实现根据测试文本文件以及仿真阶段输入的测试用例名称，自动完成验证环境的生成、配置以及与DUT的连接，能够提高交换芯片验证效率。

【技术实现步骤摘要】

本专利技术涉及芯片验证领域，特别涉及一种基于uvm和vip的交换芯片验证平台。

技术介绍

1、交换芯片作为交换机的关键器件之一，为交换机提供了高性能交换的功能。随着交换芯片设计复杂度的提升，端口速率和规模的增加，对验证效率也提出了更高的要求。为了满足不同技术需求，交换芯片之间往往存在输入输出端口数量、通道交换组合情况以及工作速率上的差别。而对于同一交换芯片来说，物理通道与端口之间受配置控制也存在若干映射组合。要保证不同组合下功能正常，验证环境的配置以及验证环境与待测设计(dut)之间的连接方式也需要进行相应的修改。对于通道数量较大的大容量数字交换芯片，将产生成百上千种通道交换和速率的组合方式，人为修改验证环境任务繁重且效率低下，每次验证环境与dut之间连接方式修改后重新编译也将大大影响仿真速度，同时端口规模的增加使得验证时顶层信号的连接工作量也是巨大的。

2、基于systemverilog的通用验证方法学(universal verification methodology,uvm)目前广泛用于验证平台的搭建，电子设计自动化(electroni本文档来自技高网...

【技术保护点】

1.一种基于UVM和VIP的交换芯片验证平台，所述交换芯片具有N个端口和M个通道，每n个端口与m个通道之间存在受控的映射关系，视为一个端口组，支持多种工作速率，N/n＝M/m；其特征在于，该验证平台包括测试文本文件、配置产生模块、验证环境、IO映射接口以及测试用例；

2.根据权利要求1所述的一种基于UVM和VIP的交换芯片验证平台，其特征在于，所述VIP环境组由可配置数量的VIP验证环境构成，每个VIP环境组最多包括n个VIP验证环境，与待测设计每个端口组内包含的端口数量一致。

3.根据权利要求2所述的一种基于UVM和VIP的交换芯片验证平台，其特征在于，所述VI...

【技术特征摘要】

1.一种基于uvm和vip的交换芯片验证平台，所述交换芯片具有n个端口和m个通道，每n个端口与m个通道之间存在受控的映射关系，视为一个端口组，支持多种工作速率，n/n＝m/m；其特征在于，该验证平台包括测试文本文件、配置产生模块、验证环境、io映射接口以及测试用例；

2.根据权利要求1所述的一种基于uvm和vip的交换芯片验证平台，其特征在于，所述vip环境组由可配置数量的vip验证环境构成，每个vip环境组最多包括n个vip验证环境，与待测设计每个端口组内包含的端口数量一致。

3.根据权利要求2所述的一种基于uvm和vip的交换芯片验证平台，其特征在于，所述vip验证环境由交换芯片所采用协议对应的vip提供，包括序列发生器、驱动器、发送监视...

【专利技术属性】
技术研发人员：吴益然，杜越，郑杰良，刘宇航，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：