一种低电源电压流水线型折叠内插模数转换器制造技术

本发明专利技术属于集成电路技术领域，具体为一种低电源电压流水线型折叠内插模数转换器。它由跟踪保持电路、参考电压电阻串、粗子预放大电路、细子预放大电路、第一采样开关、折叠电路、第二采样开关、内插电路、比较器和编码电路构成，其中采样开关采用栅压自举开关。该结构能够减小模数转换器关键路径的时间延迟，有效提高低电压折叠内插模数转换器的转换速率。

A low power voltage pipelined linear folded analog to digital converter

The invention belongs to the technical field of integrated circuits, in particular to a low power voltage pipelined linear folded interpolating analog-to-digital converter. It consists of track circuit, reference voltage resistor string, arako preamplifier circuit, pre amplifier circuit, the first fine sub sampling switch, folding circuit, second sampling switch, interpolation circuit, comparator and encoding circuit, the sampling switch adopts the bootstrapped switch. The structure can reduce the time delay of the critical path of the ADC, and effectively improve the conversion rate of the low voltage folded analog to digital converter.

【技术实现步骤摘要】

本专利技术属集成电路
，具体涉及一种适用于低电源电压、超高速模数转换器的 折叠内插模数转换器。
技术介绍
折叠内插模数转换器是一种中等精度、高转换速率的模数转换器。在一些嵌入式或便 携式系统或设备的应用中，要求模数转换器能够工作在低电源电压下。然而随着电源电压 的降低，电路的增益受到了限制，为了实现足够的增益，通常采用的方法是级联更多的增 益级。众所周知，级联更多增益级的不利结果是增加了信号通路上的时间延迟。图l所示的是通常采用的折叠内插模数转换器的结构图，主要由跟踪保持电路io、参考电压电阻串11、粗子预放大电路12、细子预放大电路13、折叠电路14、内插电路15、比较器16以及编 码电路17构成。 一般情况下，折叠内插模数转换器信号的最大时间延迟由细子转换器的预 放大电路、折叠电路、内插电路的时间延迟之和决定，换句话说，细子转换器的预放大电 路、折叠电路、内插电路的时间延迟之和决定了折叠内插模数转换器可以工作的最高转换 速率。随着电源电压的减小，折叠电路和内插电路都不仅仅由单级电路构成，常常会采用 级联的结构，这样折叠内插模数转换器的转换速率将受到一定的限制。
技术实现思路
本专利技术的目的在于提出一种能够减小模数转换器关键路径的时间延迟，有效提高低电 压折叠内插模数转换器的转换速率的低电源电压流水线型折叠内插模数转换器结构。本专利技术提出的低电压流水线型折叠内插模数转换器，其结构与图1所示的折叠内插模 数转换器相似，仅在细子预放大电路与折叠电路之间设置了第一采样开关，再折叠电路和内插电路之间设置于第二采样开关。即该折叠内插模数转换器包括跟踪保持电路、参考 电压电阻串、粗子预放大器、细子预放大器、折叠电路、内插电路、比较器、编码电路、第一采样开关和第二采样开关；模拟输入信号经过跟踪保持电路得到保持信号；保持信号 与参考电压电阻串产生的参考电平作为粗子预放大电路和细子预放大电路的输入信号，输 出为保持信号与参考电平之间的差值放大信号；粗子预放大电路的输出信号成为部分比较 器的输入信号，经过比较器的比较得到温度码输出；细子预放大电路的输出连结第一采样 开关，保持后的信号成为折叠电路的输入信号；折叠电路的输出连结第二采样开关，保持 后的信号成为内插电路的输入信号；内插电路的输出信号成为比较器的输入信号，经过比4较器的比较得到循环温度码输出；编码电路根据粗子比较器输出的温度码和细子比较器输 出的循环温度码编码得到二进制输出码。第一采样开关和第二采样开关的加入使得信号通路中的最大信号延迟不再是预放大 电路、折叠电路和内插电路的时间延迟之和，而是这三部分电路中时延最长的那一个与采 样开关的时延之和。采用合理的开关结构可以使得采样开关的时延很小，与预放大电路、 折叠电路或内插电路的时延相比，可以忽略不计。因此，模数转换器的关键路径的时间延 迟减小了，转换速率提高了。工作在低电压下的折叠内插模数转换器中的折叠电路和内插电路也会采用级联多级 的结构，本专利技术提出的流水线型结构即第一和第二采样开关可以应用到每一级的级联电路中，该结构特征在于第一级折叠电路的输出连接第一级采样开关，保持后的信号成为第 二级折叠电路的输入信号，第二级折叠电路的输出连接第二级采样开关，保持后的信号成 为第三级折叠电路的输入信号，依此类推，第N-1级采样开关得到的保持信号成为第N级 折叠电路的输入信号，其输出连接第N级采样开关，保持后的信号为折叠电路的输出信号； 折叠电路的输出信号成为第一级内插电路的输入信号，其输出连接第N+1级采样开关，保 持后的信号成为第二级内插电路的输入信号，第二级内插电路的输出连接第N+2级采样开关，保持后的信号成为第三级内插电路的输入信号，依次类推，第N+M-l级采样开关得 到的保持信号成为第M级内插电路的输入信号，其输出为内插电路的输出信号。这里第一 级到第N+l级的采样开关属于第一采样开关，第N+l级到第N+M级采样开关属于第二采 样开关。上述结构中的最大时延仅仅是一级折叠电路或一级内插电路的时间延迟与采样开关 的时延之和，采用这种结构的模数转换器的工作速率甚至可以达到几吉赫兹。上述结构中的采样开关(包括第一和第二采样开关)可以采用栅压自举开关， 一般的 CMOS开关的导通电阻与栅源电压差成反比，随着电源电压的减小，CMOS开关的栅源电 压差不断减小，导致CMOS开关的导通电阻提高，开关导通电阻与后级电路的负载电容会 增加信号额外的延时。因此，开关的导通电阻越小越好。此外，上述结构中的釆样开关处 理的是模拟信号，对开关有一定线性度的要求，提高开关导通时的栅源电压差有助于减小 与输入信号相关的非线性，提高采样开关的性能。图4显示了本专利技术采用的栅压自举开关。该栅压自举开关由五个MOS管和一个电容构 成。第一PM0S管M1，其源端和衬底接到电源Vdd，栅端和漏端连接到自举电压Vg。第二 PMOS管M2，其源端接到电源Vdd，栅端、漏端和衬底接到自举电压Vg。 Cs为电容， 一端 接时钟信号clk，另一端接自举电压Vg。第一NMOS管M3，源漏短接在一起，同时连接到输入信号in，栅端接反相时钟信号clkb。第二NMOS管M4，源端接输入信号in，漏端为采 样开关的输出out，栅端连接到自举电压Vg。第三NMOS管M5，源漏短接在一起，同时连 接到输出out，栅端接反相时钟信号dkb。 附图说明图1显示折叠内插模数转换器结构示意图。图2显示流水线型折叠内插模数转换器结构示意图。图3显示级联折叠内插电路的流水线型结构。图4显示低电压栅压自举开关。图中标号IO表示跟踪保持电路，ll表示参考电压电阻串，12表示粗子预放大电路， 13表示细子预放大电路，14表示折叠电路，15表示内插电路，16表示比较器，17表示编码 电路，20表示跟踪保持电路，21表示参考电压电阻串，22表示粗子预放大电路，23表示细 子预放大电路，24表示第一采样开关，25表示折叠电路，26表示第二采样开关，27表示内 插电路，28表示比较器，29表示编码电路，30表示第一级折叠电路，31表示第一级采样开 关，32表示第N级折叠电路，33表示第N级采样开关，34表示第一级内插电路，35表示第 N+l级采样开关，36表示第M级内插电路。 具体实施例方式以下结合附图进一步描述本专利技术。图2是本专利技术提出的低电压流水线型折叠内插模数转换器示意图，其工作原理是(1) 模拟输入信号经过跟踪保持电路20得到保持信号。(2) 保持信号与参考电压电阻串21产生的参考电平作为粗子预放大电路22和细子 预放大电路23的输入信号，输出为保持信号与参考电平之间的差值放大信号。(3) 粗子预放大电路的输出信号成为部分比较器28的输入信号，经过比较器的比较 得到温度码输出。(4) 细子预放大电路的输出连结第一采样开关24，保持后的信号成为折叠电路25 的输入信号。(5) 折叠电路的输出连结第二采样开关26，保持后的信号成为内插电路27的输入信号。(6) 内插电路的输出信号成为比较器28的输入信号，经过比较器的比较得到循环温 度码输出。(7) 编码电路29根据粗子比较器输出的温度码和细子比较器输出的循环温度码编 码得到二进制输出码。根据模数转换器的实际工作速率和工作电压，折叠电路和内本文档来自技高网...

【技术保护点】
一种低电源电压流水线型折叠内插模数转换器，其特征在于包括：跟踪保持电路、参考电压电阻串、粗子预放大器、细子预放大器、折叠电路、内插电路、比较器、编码电路、第一采样开关和第二采样开关；　（１）模拟输入信号经过跟踪保持电路（２０）得到保持 信号；　（２）保持信号与参考电压电阻串（２１）产生的参考电平作为粗子预放大电路（２２）和细子预放大电路（２３）的输入信号，输出为保持信号与参考电平之间的差值放大信号；　（３）粗子预放大电路的输出信号成为部分比较器（２８）的输入信 号，经过比较器的比较得到温度码输出；　（４）细子预放大电路的输出连结第一采样开关（２４），保持后的信号成为折叠电路（２５）的输入信号；　（５）折叠电路的输出连结第二采样开关（２６），保持后的信号成为内插电路（２７）的输入信号；　 　（６）内插电路的输出信号成为比较器（２８）的输入信号，经过比较器的比较得到循环温度码输出；　（７）编码电路（２９）根据粗子比较器输出的温度码和细子比较器输出的循环温度码编码得到二进制输出码。

【技术特征摘要】
1、一种低电源电压流水线型折叠内插模数转换器，其特征在于包括跟踪保持电路、参考电压电阻串、粗子预放大器、细子预放大器、折叠电路、内插电路、比较器、编码电路、第一采样开关和第二采样开关；(1)模拟输入信号经过跟踪保持电路(20)得到保持信号；(2)保持信号与参考电压电阻串(21)产生的参考电平作为粗子预放大电路(22)和细子预放大电路(23)的输入信号，输出为保持信号与参考电平之间的差值放大信号；(3)粗子预放大电路的输出信号成为部分比较器(28)的输入信号，经过比较器的比较得到温度码输出；(4)细子预放大电路的输出连结第一采样开关(24)，保持后的信号成为折叠电路(25)的输入信号；(5)折叠电路的输出连结第二采样开关(26)，保持后的信号成为内插电路(27)的输入信号；(6) 内插电路的输出信号成为比较器(28)的输入信号，经过比较器的比较得到循环温度码输出；(7)编码电路(29)根据粗子比较器输出的温度码和细子比较器输出的循环温度码编码得到二进制输出码。2、 根据权利要求1所述的模数转换器，其特征在于折叠电路(25)和第一采样开关 (24)，第二采样开关(26)和内插电路(27)，采用级联形式(1) 第一级折叠电路(30)输出连结第一级采样开关(31)，保持后的信号成为第 二级折叠电路的输入信号；依此类推，第N-1级采样开关得到的保持信号成为第N级折叠 电路(32)的输入信号，其输出连结第N级采样开关(33)，保持后的信号为折叠电路的 输出信号；(2) 折叠电路的输出信号成为第一级内插电路(34)的输入信号，其输出连结第 N+l级采样开关G5)，保持后的信号成为第二级内插电路的输入信号；依次类推，第N+M-l 级采样开关得到的保持信号成为第M级内插电路(36)的...

【专利技术属性】
技术研发人员：任俊彦，林俪，陆焱，王明硕，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[]