一种处理器多功能定点除法计算装置及方法制造方法及图纸

本发明专利技术属于集成电路设计领域，公开了一种处理器多功能定点除法计算装置及方法，装置包括除数绝对值处理模块、除数规范化模块、被除数绝对值处理模块、被除数规范化模块、基四SRT迭代单元一、基四SRT迭代单元二、在线商位转换模块一、在线商位转换模块二、36位超前进位加法器、余数处理模块、计算结果后处理模块和状态控制模块。本发明专利技术所公开的装置使用灵活、功能多样，提高了处理器的通用性和适应性；本发明专利技术仅通过增加少量逻辑，在几乎不影响除法器时序路径的情况下，实现了多种除法运算类型和除法计算模式，并且减小了处理器的实现面积和降低了处理器的功耗，该除法器十分适合应用在数字信号处理器、微控制器等应用场景下。

【技术实现步骤摘要】

本专利技术属于集成电路设计领域，特别涉及一种处理器多功能定点除法计算装置及方法。

技术介绍

1、在当今的应用中，特别是数学计算、数字信号处理、图像处理、金融分析、网络通信等领域，除法操作具有至关重要的地位，它是实现各种数值计算、数据处理和分析任务的基础之一，为这些应用提供了必要的数学基础和计算支持，因此，除法操作在现代应用中扮演着不可或缺的角色。此外，定点除法操作虽然在定点应用程序中所占的总体比例不高，但除法运算是周期密集型计算操作，用软件模拟实现除法操作需要消耗大量的处理器运行时间，硬件实现的除法指令通常比软件模拟实现更快速、更高效，在需要大量除法运算的应用中，如科学计算、信号处理等，使用硬件除法指令能够显著提高程序的执行速度和性能。综上所述，处理器需要在硬件上实现除法指令，以便程序员能够直接在代码中执行除法操作，而不需要通过软件模拟实现，这简化了编程过程，减少了代码复杂性，提高了代码的可读性和可维护性，从而为各种应用场景提供了有效的支持。

2、传统的硬件除法算法主要有恢复余数除法和不恢复余数除法等迭代算法，不恢复余数除法相比恢复余数除法而言本文档来自技高网...

【技术保护点】

1.一种处理器多功能定点除法计算装置，其特征在于，包括除数绝对值处理模块、除数规范化模块、被除数绝对值处理模块、被除数规范化模块、基四SRT迭代单元一、基四SRT迭代单元二、在线商位转换模块一、在线商位转换模块二、36位超前进位加法器、余数处理模块、计算结果后处理模块和状态控制模块；

2.根据权利要求1所述的一种处理器多功能定点除法计算装置，其特征在于，所述基四SRT迭代单元一包括7位超前进位加法器一、基四商位选择表一、除数规范化倍数选择模块一、部分余数保留项后处理模块一、部分余数进位项后处理模块一和进位保留加法器一；

3.根据权利要求1所述的一种处理器多功能定点...

【技术特征摘要】

1.一种处理器多功能定点除法计算装置，其特征在于，包括除数绝对值处理模块、除数规范化模块、被除数绝对值处理模块、被除数规范化模块、基四srt迭代单元一、基四srt迭代单元二、在线商位转换模块一、在线商位转换模块二、36位超前进位加法器、余数处理模块、计算结果后处理模块和状态控制模块；

2.根据权利要求1所述的一种处理器多功能定点除法计算装置，其特征在于，所述基四srt迭代单元一包括7位超前进位加法器一、基四商位选择表一、除数规范化倍数选择模块一、部分余数保留项后处理模块一、部分余数进位项后处理模块一和进位保留加法器一；

3.根据权利要求1所述的一种处理器多功能定点除法计算装置，其特征在于，所述基四srt迭代单元二包括7位超前进位加法器二、基四商位选择表二、除数规范化倍数选择模块二、部分余数保留项后处理模块二、部分余数进位项后处理模块二和进位保留加法器二；

4.一种处理器多功能定点除法计算方法，采用如权利要求1-3任一项所述的一种处理器多功能定点除法计算装置，其特征在于，包括空闲、迭代、第一次后处理、第二次后处理、等待五种状态；

5.根据权利要求4所述的一种处理器多功能定点除法计算方法，其特征在于，首先，整个装置进入空闲状态，如果除数是零或者有符号除法溢出，则进入等待状态，否则该装置没有执行除法操作或者在预处理阶段，此时通过除数绝对值处理模块对输入的除数进行绝对值处理，如果除数是负数，将负数变换为正数，若是正数则保持不变；通过被除数绝对值处理模块负责对输入的被除数进行绝对值处理，如果被除数是负数，将负数变换为正数，若是正数则保持不变；通过除数规范化模块对绝对值处理后的除数做规范化处理，进行t次逻辑左移使得其最高权重位非零，在除数高位补三个0和低位补一个0扩充为36位规范化处理的除数；通过被除数规范化模块对绝对值处理后的被除数做规范化处理，从而得到规范化的部分余数保留项，当t为奇数时，被除数高位补四个0扩充为36位部分余数保留项，当t为偶数时，高位补3个0、低位补一个0扩充为36位部分余数保留项。

6.根据权利要求4所述的一种处理器多功能定点除法计算方法，其特征在于，当装置在迭代状态时，在第i次基四srt迭代时，以、规范化除数的高三位作为基四商位选择表一的输入，查询基四商位选择表一得到对应的，，代表商位选择表中商位查询值为时所在取值区间的下界，代表商位选择表中商位查询值为时所在取值区间的上界，从除数规范化倍数选择模块一中得到的输出作为进位保留加法器一的输入一，当商为-2时，除数规范化倍数为，当商为-1时，除数规范化倍数为，当商为0时，除数规范化倍数为0，当商为1时，除数规范化倍数为-，当商为2时，除数规范化倍数为；将部分余数进位项输入到部分余数进位项后处理模块一进行左移两位处理，其后得到的值作为进位保留加法器一的输入二；将部分余数保留项输入到部...

【专利技术属性】
技术研发人员：彭轶群，
申请(专利权)人：青岛本原微电子有限公司，
类型：发明
国别省市：