用于ＣＤＭＡ２０００　１ｘ　ＥＶ－ＤＯ系统的下行同步ＰＮ码捕获方法技术方案

本发明专利技术公开了用于ＣＤＭＡ２０００？１ｘ？ＥＶ－ＤＯ系统的下行同步ＰＮ码捕获方法，包括步骤：将当前时刻ｓ为起始的接收信号缓存Ｍ个半时隙的数据，分别提取出每个半时隙导频突发位置的数据；将第ｎ个半时隙导频突发位置的数据与本地ＰＮ图案号为ｉ的第ｎ个截段数据相关累加；然后再将Ｍ个相关累加结果分别求取模值平方，再进行累加得到模值平方累加结果；若模值平方累加结果超过预设门限则成功捕获；否则计算其余１５种ＰＮ图案对应的模值平方累加结果，若仍然没有超过预设门限，则接收信号起始位置延时一个码片，重新计算直至成功捕获。本发明专利技术可在接收信号存在较大的频率偏移以及Ｅｃ／Ｎ０较低时，实现可靠的下行同步。

For the CDMA2000 1x EVDO system downlink synchronization of PN code acquisition method

The invention is disclosed for use in CDMA2000? 1X? EV - DO system downlink synchronization of PN code acquisition method comprises the following steps: the data of the current time s for the initiation of the received signal and a half M cache slots, are extracted from each half slot pilot burst location data; the N and a half slot pilot burst location data and the local PN Map Case number the N section of I data correlation; then M correlation results calculated modulus square, and adding square cumulative results of modulus value; if the modulus square cumulative result exceeds the preset threshold for successful capture; otherwise the calculation results of the other 15 PN square accumulation pattern of the modulus value still, if not exceeds the preset threshold, the receiving signal delay starting position of a chip, recalculate until successful capture. The invention achieves reliable downlink synchronization when the received signal has a large frequency offset and a low Ec / N0.

【技术实现步骤摘要】

本专利技术涉及一种用于CDMA20001x EV-DO (下文中简称EV-DO)系统下行同步PN码 捕获的实现方法。
技术介绍
CDMA20001x是目前得到广泛商用的3G蜂窝无线移动通信系统之一，但随着无线 数据业务需求的不断增长，CDMA20001x对高速分组数据业务的支持能力已不能够满足未来 发展的需求。为此，3GPP2提出了 EV-DO (Evolution Data Optimized)技术，专门针对数据 业务的突发性、前/反向链路负载非对称性以及大信道容量的特点，以平滑演进的方式，提 供更高的数据传输能力。 相比CDMA20001x系统，EV-DO可提供更高的空中接口速率。前向链路采用了时分 信道调度、动态速率控制和高阶调制等技术，同时，反向链路使用了反向导频、功率控制和 速率控制等技术，使网络可以更加合理的安排各种无线数据业务。 EV-DO系统前向链路的时分信道结构如图1所示，基站发送的前向链路基带信号 均经过了伪随机噪声(PN)序列的加扰，不同的PN序列相位用于区别不同的基站。每个基 站都要发送专门的导频信道以便于该小区内的移动台进行同步，移动台必须第一时间捕获 所在小区的PN序列相位，并将本地PN序列与之同步(误差必须在几分之一码片的量级) 才能准确解扰。EV-DO的帧周期为26. 667ms (32768个码片周期)，码片速率为1. 2288Mchip/s，分 为16个时隙(slot)，每个时隙又分为2个半时隙(half-slot)，时隙结构如图2所示。 I、 Q两路的PN序列特征多项式分别为P工(X) = X+X'。+X8+X7+X6+X2+1PQ(X) = 5+ 2+X+ 。+x9+x5+x4+x3+l 对应的生成多项式分别为/() = /( — 15)十/( — 13)十z( — 9)十/( 一 8) — 7)十/( - 5) (/7 -15)十《(-12)十《(-11)十《(-10)十《(- 6)十《(w - 5)十g(w-4)十《(w-3) 其中，符号0表示模2加运算。PN序列的生成一般使用线性反馈移位寄存器 (LFSR)实现，I路与Q路的PN序列LFSR结构图如图3所示。 15级移位寄存器的m序列周期长度为215_1 ，在连续14个0后插入一个0，然后进 行单极性至双极性的映射(比特0映射为+1 ;比特1映射为-1)得到周期为215(32768个 码片)的PN序列，首尾相连周期性重复。 系统零偏置参考PN序列的起始时刻定义为连续15个0中的第一个0的发送时 刻。同频基站之间，利用PN序列偏置指数(PN offset index)进行区分，偏置指数(取值 从0至511，共512种取值可能)乘以64个码片就是本基站PN序列相对零偏置参考PN序列的滞后码片数。 在接收端，利用PN序列解扰流程如图4所示。假设接收机以某一时刻s为起始 存储M个半时隙(对应1024 ，M个码片)长度的接收信号，设该信号的实部和虚部分别为 巧(s+k)、r。(s+k)，其中k = 0，1，2…1024 .M-l，利用本地生成的复PN序列P!(k)、P。(k)对接收信号解扰，解扰后的1、Q路信号为 yi (s+k)=巧(s+k) P！ (k) +rQ (s+k) PQ (k);yQ(s+k) = rQ (s+k) P！ (k)-巧(s+k) PQ (k) ;k = 0， 1， 2…1024 M_l。 现有PN序列的捕获方法一般是将接收信号起始点s在整个PN序列周期上滑动， 对每一个可能的相位同步时刻s而言，将对应的解扰序列yi(s+k) 、 yQ(s+k) (k = 0， 1，2… 1024 *M_1)提取出导频突发位置的数据再进行累加，第m个半时隙的累加结果记为em(s):559 559 Z3^(s + 1024'm + A:)+/' J];^(y + 1024.附+ ^:); w = 0,l,'M-l ， A=464 再将M个结果(e。(s)， ejs)，t=4649(s))累加后求取模值平方，记为I e (s) =A/—12 m=0 则在一个PN序列周期内使得I 9 (s)l2最大的时刻s即为接收信号PN序列相位 同步时刻；argmax^s)!。 EV-DO中导频信道为时分复用，搜索时只累加每个半时隙中导频位置的解扰序列。 在实现时，为了简化相关计算，只对接收信号导频位置的数据进行解扰。此时接收端在作 相关前需对本地PN序列进行截取，方法是在获得某一偏置指数对应的PN序列后，截取每 1024个码片中间的96个码片数据。但是，不同偏置指数的PN序列截取后得到的序列是不 同的(本专利技术称PN序列截取后得到的序列为PN图案)。由于未知所在小区的PN偏置指 数，移动台在进行初始捕获时，需要对所有可能的PN图案进行搜索。 PN偏置指数与PN图案的关系如图5所示，图中示意性画出了每个半时隙中导频突 发的位置(本专利技术中简称PN截段)，编号为Pi (i = 0， 1，…，511)的PN截段表示偏置指数 为i的PN序列截取后的第一段数据。由于PN序列滞后码片数以64chip为单位，则PN偏 置指数每增大16， PN序列滞后码片数增加1024个码片，刚好等于一个半时隙的长度，图5 中标出了编号PO的PN截段出现的情况。分析可知，本地PN序列共有16种不同的图案，其 余496种截取后的PN序列可由这16种图案以PN截段为单位顺序偏移得到任意两种PN 序列的偏置指数相差16或者16的整数倍时，拥有相同的PN图案，且在序列上超前或滞后 若干个PN截段。因此，捕获时，对偏置指数为0至15的PN图案进行检测即可保证发现任 意PN偏置指数的基站导频信号。 实际系统中，接收信号的E。/N。(E。为接收信号平均码片能量，N。为噪声功率谱密 度)可能会很低，而用于PN序列捕获的导频信道又只占了部分发射时隙；另外，移动台可能 存在较大的射频晶振频率偏差或是处在车载高速移动环境中。这些都将增加PN序列捕获 的难度。 对于传统捕获方法而言，在低E。/N。的情况下，需要增加相关长度(即增大上文中的半时隙数M)以期提高捕获性能，但在接收端存在频率偏移的情况下，相关长度越长频率 偏移对捕获结果的影响也越大。传统捕获方法无法同时兼顾两方面的性能。
技术实现思路
为了克服现有技术所存在的缺陷与不足，本专利技术的目的就是提出一种用于 CDMA20001xEV-D0系统的下行同步PN码捕获方法。该方法适用于可编程器件(包含但不限 于FPGA、DSP等)实现，对16种PN图案并行搜索，相对于传统方法而言，可在接收信号存在 较大的频率偏移以及E。/N。较低时，实现可靠的下行同步；并且可以根据实际的信道环境， 灵活的配置参数，更好的利用硬件资源。 本专利技术的上述目的通过以下技术方案实现用于CDMA20001x EV-DO系统的下行 同步PN码捕获方法，包括以下步骤 步骤1、将当前时刻s为起始的接收信号缓存M个半时隙的数据，分别提取出每个 半时隙导频突发位置的数据； 步骤2、令n = O，i = 0，将接收信号第n个半时隙导频突发位置的数据与本地PN图案号为i的第n个PN截段数据相关累加，得到1点累加结果； 步骤3、令n = n+l本文档来自技高网...

【技术保护点】
用于ＣＤＭＡ２０００１ｘ　　ＥＶ－ＤＯ系统的下行同步ＰＮ码捕获方法，其特征在于包括以下步骤：　　　　步骤１、将当前时刻ｓ为起始的接收信号缓存Ｍ个半时隙的数据，分别提取出每个半时隙导频突发位置的数据；　　　　步骤２、令ｎ＝０，ｉ＝０，将接收信号第ｎ个半时隙导频突发位置的数据与本地ＰＮ图案号为ｉ的第ｎ个ＰＮ截段数据相关累加，得到１点累加结果；　　　　步骤３、令ｎ＝ｎ＋１，重复步骤２，直至ｎ＝Ｍ－１，得到Ｍ－１点累加结果；　　　　步骤４、将步骤２和步骤３所得的Ｍ点累加结果分别求取模值平方，得到Ｍ点模值平方；　　　　步骤５、将步骤４所得的Ｍ点模值平方累加，得到模值平方累加结果；　　　　步骤６、将模值平方累加结果与预设门限比较，若超过预设门限，则成功捕获ＰＮ序列相位；否则ｉ＝ｉ＋１，ｎ＝０，返回步骤２，直至ｉ＝１５；步骤７、若１６种ＰＮ图案对应的模值平方累加结果都没有超过预设门限，则ｓ＝ｓ＋１，接收信号起始位置延时一个码片，返回步骤１，直至成功捕获ＰＮ序列相位。

【技术特征摘要】
用于CDMA20001x EV-DO系统的下行同步PN码捕获方法，其特征在于包括以下步骤步骤1、将当前时刻s为起始的接收信号缓存M个半时隙的数据，分别提取出每个半时隙导频突发位置的数据；步骤2、令n＝0，i＝0，将接收信号第n个半时隙导频突发位置的数据与本地PN图案号为i的第n个PN截段数据相关累加，得到1点累加结果；步骤3、令n＝n+1，重复步骤2，直至n＝M-1，得到M-1点累加结果；步骤4、将步骤2和步骤3所得的M点累加结果分别求取模值平方，得到M点模值平方；步骤5、将步骤4所得的M点模值平方累加，得到模值平方累加结果；步骤6、将模值平方累加结果与预设门限比较，若超过预设门限，则成功捕获PN序列相位；否则i＝i+1，n＝0，返回步骤2，直至i＝15；步骤7、若16种PN图案对应的模值平方累加结果都没有超过预设门限，则s＝s+1，接收信号起始位置延时一...

【专利技术属性】
技术研发人员：高原，许鸿辉，施英，
申请(专利权)人：京信通信系统中国有限公司，
类型：发明
国别省市：81[中国|广州]