一种重定时器及评估其延迟的系统及方法技术方案

本发明专利技术公开一种重定时器，其包括信号同步模块、PC I e包模块以及计时模块，其中信号同步模块包括I O接口，用于发送及接收计时标志，以测量计时标志传输的路径延迟，PC I e包模块包括PC I e接口，用于发送及监测接收PC I e包，以测量PC I e包的发送时长，以及计时模块与信号同步模块及PC I e包模块可通信地连接，用于确定发送计时标志和/或PC I e包的时长。将两个重定时器级联，可快速、准确地获取重定时器的延迟。

【技术实现步骤摘要】

本专利技术涉及芯片设计，特别涉及一种用于pc i e的重定时器的结构，及评估其延迟的系统及方法。

技术介绍

1、外围设备高速互连(per i phera l component i nterconnect express，简称“pc i e”)为一种局部总线技术和接口标准。随着pc i e总线速率越来越高，信号因为物理封装、pcb、传输介质导致的衰减和信号失真愈加明显，这极大地限制了pcb板上的走线长度。为解决这一问题，目前基于pc i e的通讯系统多使用重定时器ret imer方案。图1示出现有的ret imer芯片结构示意图，如图1所示，ret imer芯片是一种集成了pc i e的物理层(phy)和链接层(l i nk)的芯片，其能实现信号中继的功能。具体而言，在信号通过retimer芯片时，ret imer芯片会对信号进行恢复和重整以改善信号质量，使信号的传输能量增强，然后再继续传输，从而能解决信号完整性的问题，增加高速pc i e信号的有效传输距离。

2、ret imer虽然可以实现信号中继的功能，但相应地也会增加信号的延迟，该延迟对本文档来自技高网...

【技术保护点】

1.一种重定时器，其特征在于，包括：

2.如权利要求1所述的重定时器，其特征在于，所述计时模块包括计数器，所述计数器采用高速时钟驱动。

3.如权利要求1所述的重定时器，其特征在于，还包括寄存器读取接口，其被配置为获取所述计时模块的计数值。

4.如权利要求3所述的重定时器，其特征在于，所述寄存器读取接口包括集成电路总线、或通用异步收发器、或串行外围设备接口、或通用输入输出接口。

5.一种评估如权利要求1至4任一所述的重定时器的延迟的系统，其特征在于，包括：

6.一种评估如权利要求1至4任一所述的重定时器的延迟的方法，其特征在于，包...

【技术特征摘要】

1.一种重定时器，其特征在于，包括：

2.如权利要求1所述的重定时器，其特征在于，所述计时模块包括计数器，所述计数器采用高速时钟驱动。

3.如权利要求1所述的重定时器，其特征在于，还包括寄存器读取接口，其被配置为获取所述计时模块的计数值。

4.如权利要求3所述的重定时器，其特征在于，所述寄存器读取接口包括集成电路总线、或通用异步收发器、或串行外围设备接口、或通用输入输出接口。

5.一种评估如权利要求1至4任一所述的重定时器的延迟的系统，其特征在于，包括：<...

【专利技术属性】
技术研发人员：孙向向，潘星光，曹飞，
申请(专利权)人：青芯科技无锡有限公司，
类型：发明
国别省市：