一种半导体集成电路装置及其可靠性测试装置和测试方法制造方法及图纸

本发明专利技术公开了一种半导体集成电路装置及其可靠性测试装置和测试方法。该电路装置包括一个二选一电路模块，三个触发器以及一个表决器。其在实现存储节点三模冗余的同时实现了扫描触发器的功能，以简单的数字逻辑电路和较小的代价，提高半导体集成电路芯片的可靠性和可测性。

Semiconductor integrated circuit device and its reliability testing device and testing method

The invention discloses a semiconductor integrated circuit device, a reliability testing device and a testing method thereof. The circuit device comprises a two selected circuit module, three flip flops, and a voting device. The storage node of the third mock exam at the same time to achieve the redundant scanning trigger function in digital logic circuit and small simple cost, improve the reliability of the semiconductor integrated circuit chip and testability.

【技术实现步骤摘要】

本专利技术涉及半导体集成电路
，特别是涉及高可靠半导体集成电路 设计领域及半导体集成电路测试领域，更具体地说，本专利技术涉及一种高可靠的 半导体集成电路装置及其可靠性测试装置和测试方法。
技术介绍
在半导体集成电路芯片的设计领域，随着目前集成电路规模日益扩大，单一集成电路上所容纳的晶体管数量越来越多，甚至处理器核、存储器、D S P 核等功能模块也被集成到单一芯片中形成SOC (System on Chip，片上系统)。 这使得集成电路的复杂度日益增加。而按照容错领域的基本观点，越复杂的系 统可靠性越低。另一方面，集成电路的特征尺寸呈现递减趋势，这导致了电迁 移、栅氧化层击穿等失效情况发生的概率增加，从而引起永久故障；同时具有 小特征尺寸的集成电路也更易于受到高能粒子射线等的影响，出现单粒子效 应，形成包括软错在内的多种故障。上述原因使得可靠性成为集成电路设计中必须解决的问题。 三模冗余的方法是常用的提高集成电路可靠性的方法，尤其是触发器等存 储节点，三模冗余和表决的方法可以非常有效的提高集成电路芯片的可靠性。 但是由于三模冗余对错误的容忍，使得冗余逻辑的故障无法被筛出，于是本文档来自技高网...

【技术保护点】
一种半导体集成电路装置，其特征在于，包括至少一可靠性测试装置，所述可靠性测试装置包括一个二选一电路模块、三个触发器、以及一个表决器；　所述二选一电路模块的输出端分别连接到所述三个触发器的数据输入端；　所述三个触发器的输出端分别连 接到所述表决器的三个输入端；　所述三个触发器的时钟端不连接，它们分别由三个半导体集成电路的时钟树驱动。

【技术特征摘要】
1、一种半导体集成电路装置，其特征在于，包括至少一可靠性测试装置，所述可靠性测试装置包括一个二选一电路模块、三个触发器、以及一个表决器；所述二选一电路模块的输出端分别连接到所述三个触发器的数据输入端；所述三个触发器的输出端分别连接到所述表决器的三个输入端；所述三个触发器的时钟端不连接，它们分别由三个半导体集成电路的时钟树驱动。2、 根据权利要求1所述的集成电路装置，其特征在于，所述时钟树为半 导体集成电路的时钟树CKO、 CK1、 CK2。3、 根据权利要求1所述的集成电路装置，其特征在于，所述表决器是一 种三输入表决电路装置。4、 根据权利要求1至3任一项所述的集成电路装置，其特征在于，所述 三个时钟树由半导体集成电路装置的一个管脚输入一个时钟，然后在所述时钟 树的起始点进行分叉和控制。5、 根据权利要求1至3任一项所述的集成电路装置，其特征在于，所述 三个时钟树由半导体集成电路装置的多个管脚输入，单独控制每一个时钟的开 启、关闭和与其他时钟的连接。6、 根据权利要求1至3任一项所述的集成电路装置，其特征在于，还包 括至少一扫描链，所述扫描链把每一级可靠性测试装置的数据输出跟下一级可 靠性测试装置的扫描数据输入链接起来。7、 根据权利要求6所述的集成电路装置，其特征在于，所述半导体集成 电路装置是半导体数字集成电路。8、 一种半导体集成电路装置的可靠性测试装置，其特征在于，包括一个 二选一电路模块、三个触发器、以及一个表决器；所述二选一电路模块的输出端分别连接到所述三个触发器的数据输入端； 所述三个触发器的输出端分别连接到所述表决器的三个输入端； 所述三个触发器的时钟端不连接，它们分别由三个半导体集成电路的时钟 树驱动。9、 根据权利要求8所述的半导体集成电路装置的可靠性测试装置，其特 征在于，所述表决器是-种三输入表决电路装置。10、 根据权利要求8或9所述的半导体集成电路装置的可靠性测试装置， 其特征在于，所述三个时钟树由半导体集成电路装置的一个管脚输入一个时 ...

【专利技术属性】
技术研发人员：杨旭，张戈，胡伟武，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]