一种数字电路和电子装置制造方法及图纸

本申请提供了一种数字电路和电子装置，该数字电路包括N个级联的TDC单元；TDC单元包括比较器，比较器包括第一输入元件、第二输入元件和第一输出元件，第二输入元件用于获取时钟信号，第一输出元件用于输出第一输出信号；比较器还包括第三输入元件，第三输入元件用于获取输入信号，第三输入元件与第一输出元件相邻且连接，输入信号用于在时钟信号由高电平跳变为低电平之前的第一时段内对第一输出元件进行充电，或者，输入信号用于在时钟信号由低电平跳变为高电平之前的第二时段内对第一输出元件进行放电，第一时段小于时钟信号的脉冲宽度，第二时段小于时钟信号中两个相邻脉冲之间的距离。本申请实施例提供数字电路能够提高电路的工作速度。

【技术实现步骤摘要】

本申请涉及电路领域，并且更具体地，涉及一种数字电路和电子装置。

技术介绍

1、时间数字转换器(time to digital converter，tdc)是将信号的时间或相位信息转换为数字输出的电路，通常用在时钟信号的产生、时钟数据的恢复、全数字锁相环等集成电路中。游标延迟链型tdc利用了类似游标卡尺的概念，两路输入信号经过不同的延迟链，利用两个延迟链的差值，可以突破工艺技术的限制，实现低于门级延时的时间测量精度。

2、现有的游标延迟链型tdc中，数据信号和时钟信号驱动的器件数量较多，导致游标延迟链型tdc的工作速度降低。

3、因此如何提高游标延迟链型tdc的工作速度是目前亟待解决的技术问题。

技术实现思路

1、本申请实施例提供一种数字电路和电子装置，能够减少电路的工作时间，提高电路的工作速度。

2、第一方面，提供了一种数字电路，该数字电路包括n个级联的时间数字转换器(time to digital converter，tdc)单元，n为大于1的整数；所述tdc单元包括比较本文档来自技高网...

【技术保护点】

1.一种数字电路，其特征在于，包括N个级联的时间数字转换器TDC单元，N为大于1的整数；

2.根据权利要求1所述的数字电路，其特征在于，当所述第三输入元件为P型半导体金属氧化物PMOS管，所述第一输入元件和所述第二输入元件为N型半导体金属氧化物NMOS管时，所述输入信号用于在所述时钟信号由高电平跳变为低电平之前的所述第一时段内对所述第一输出元件进行充电；

3.根据权利要求1或2所述的数字电路，其特征在于，所述比较器还包括第四输入元件，所述第四输入元件用于获取所述输入信号，所述第四输入元件与所述第二输入元件相邻且连接，所述第四输入元件与所述第二输入元件为类型相同的元...

【技术特征摘要】

1.一种数字电路，其特征在于，包括n个级联的时间数字转换器tdc单元，n为大于1的整数；

2.根据权利要求1所述的数字电路，其特征在于，当所述第三输入元件为p型半导体金属氧化物pmos管，所述第一输入元件和所述第二输入元件为n型半导体金属氧化物nmos管时，所述输入信号用于在所述时钟信号由高电平跳变为低电平之前的所述第一时段内对所述第一输出元件进行充电；

3.根据权利要求1或2所述的数字电路，其特征在于，所述比较器还包括第四输入元件，所述第四输入元件用于获取所述输入信号，所述第四输入元件与所述第二输入元件相邻且连接，所述第四输入元件与所述第二输入元件为类型相同的元件。

4.根据权利要求1至3任一项所述的数字电路，其特征在于，所述比较器还包括第五输入元件，所述第五输入元件用于获取所述输入信号，所述第五输入元件与所述第一输入元件相邻且连接，所述第五输入元件与所述第一输入元件为类型相同的元件。

5.根据权利要求1至4任一项所述的数字电路，其特征在于，所述输入信号的时延小于所述时钟信号的时延。

6.根据权利要求1至5任一项所述的数字电路，其特征在于，所述比较器的电路结构对称。

7.根据权利要求6所述的数字电路，其特征在于，所述第一输入元件与所述第二输入元件在所述比较器中的位置对称。

8.根据权利要求1至7任一项所述的数字电路，其特征在于，所述tdc单元还包括延迟链单元，所述延迟链单元用于为所述比较器提供所述数据信号，所述时钟信号和所述输入信号。

9.根据权利要求...

【专利技术属性】
技术研发人员：周海峰，李明亮，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：