一种基于逐次逼近技术的振荡器校正电路及其校正方法技术

本发明专利技术公开一种基于逐次逼近技术的振荡器校正电路，包括：频率比较器，用于判定振荡器输出时钟频率与基准时钟频率的大小关系以及产生的基准信号；初始化单元，用于给SAR逻辑单元提供使能信号与时钟驱动，以及确定输出数据的判决位和为频率比较器提供复位信号；SAR逻辑单元，用于完成数据猜测和修正，确定最终的数据；转码单元，用于帮助SAR逻辑单元完成猜“0”和猜“1”的切换；其方法包括以下步骤：S1、外部基准时钟和振荡器输出时钟接入频率比较器；S2、初始化单元开始工作，确保整体电路的稳定工作；S3、SAR逻辑单元完成猜测和修正，确定最终数据；S4、将SAR逻辑的最终输出结果进行转码，传输至振荡器的校正单元；具有速度快、平均功耗低的特点。

【技术实现步骤摘要】

本专利技术涉及集成电路设计，具体是一种基于逐次逼近技术的振荡器校正电路及其校正方法。

技术介绍

1、随着集成电路的高集成度发展趋势，越来越多的芯片开始内部集成振荡器，以避免外部时钟源的使用，从而减少外部元件的连接和调整的需求，有助于缩小电路板的尺寸，提高系统的集成度。但是芯片内部集成的振荡器例如张弛振荡器、环形振荡器等都存在着输出频率受工艺影响大的问题。

2、目前校正振荡器输出频率主要有一次性校正（例如配置非易失性寄存器、激光修调等）和采用步进式校正电路两种方法，方法一需要人为设置参数且速度较慢；方法二是通过外接时钟实现步进式自动校正，不需要人为设置参数，速度虽相对方法一有所提升，但是仍有提升的空间。因此，本专利技术专利提出了一种基于逐次逼近技术的振荡器校正电路，具有不需要人为设置参数、速度快、平均功耗低的特点。

技术实现思路

1、本专利技术的目的在于提供一种基于逐次逼近技术的振荡器校正电路及其校正方法，以解决上述
技术介绍
中提出的问题。

2、为实现上述目的，本专利技术提供如下技术方案：本文档来自技高网...

【技术保护点】

1.一种基于逐次逼近技术的振荡器校正电路，其特征在于，包括：

2.根据权利要求1所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：所述频率比较器由两个带有复位功能的N进制计数器组成，第一个计数器对输入的基准时钟进行计数，用于产生基准时钟；第二个计数器对振荡器的输出时钟进行计数，计数的时间由所述基准时钟控制，通过计数个数实现振荡器的输出频率与基准时钟的频率比较。

3.根据权利要求2所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：两个所述计数器均由9个带有复位功能的D触发器组成的2^9进制计数器，第一个计数器接入时钟为外接时钟CLKIN，且通过一个与门实...

【技术特征摘要】

1.一种基于逐次逼近技术的振荡器校正电路，其特征在于，包括：

2.根据权利要求1所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：所述频率比较器由两个带有复位功能的n进制计数器组成，第一个计数器对输入的基准时钟进行计数，用于产生基准时钟；第二个计数器对振荡器的输出时钟进行计数，计数的时间由所述基准时钟控制，通过计数个数实现振荡器的输出频率与基准时钟的频率比较。

3.根据权利要求2所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：两个所述计数器均由9个带有复位功能的d触发器组成的2^9进制计数器，第一个计数器接入时钟为外接时钟clkin，且通过一个与门实现接入时钟由校正结束信号clk_end控制，即当校正结束后计数器停止计数，整个频率比较器停止工作，第一个计数器输出clk_ref为第二个计数器的控制信号，第二个计数器接入时钟为振荡器输出clk_osc。

4.根据权利要求1所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：所述初始化单元包括带有置/复位的d触发器、锁存器和与非门等逻辑门电路，所述初始化单元与基准时钟clk_ref和外接时钟clkin连接，为其它单元提供合适的时序，确保整个校正电路的正常工作，所述锁存器用于根据频率比较器第一次的比较结果锁定判决位c[6]。

5.根据权利要求1所述的一种基于逐次逼近技术的振荡器校正电路，其特征在于：所述sar逻辑单元由两排带有置位、复位或置复位功能的d触发器实现，所述d触发器均为上升沿触发且置、复位功能低电平有效，且第一排d触发器的主要功能是为第二排的d触发器提供依次置位，实现sar逻辑输出依次猜“1”，第二排d触发器主要是根据频率比较器的反馈结果确定sa...

【专利技术属性】
技术研发人员：任世佳，王锋，唐弢，李阳志，王洛尧，李淑芬，郑思凡，
申请(专利权)人：泉州师范学院，
类型：发明
国别省市：