基于FPGA的SDI信号接收和发送时钟同步系统及方法技术方案

本发明专利技术公开了一种基于FPGA的SDI信号接收和发送时钟同步系统及方法，包括时钟恢复、时钟驱动和时钟同步三个部分；时钟恢复模块包括FPGA内部的GTX接收、时钟缓冲、倍频整形和单端转差分处理，用于从输入的串行数据流中提取时钟经倍频整形后以差分形式由FPGA的GPIO脚输出；时钟驱动模块利用专用时钟芯片对GPIO脚输出的时钟信号进行驱动处理；时钟同步模块包括FPGA内部差分转单端、GTX发送和时钟缓冲三部分，用于将驱动后的差分时钟信号送至FPGA作为GTX发送端参考时钟输入，并将GTX发送端输出时钟缓冲后得到发送端用户时钟，实现了接收时钟和发送时钟的同步。本发明专利技术可以使用较低成本解决SDI编解码系统由于接收和发送时钟不同步导致的视频不稳定等一系列问题。

【技术实现步骤摘要】

本专利技术属于sdi视频信号处理领域，特别涉及一种基于fpga的sdi信号接收和发送时钟同步系统及方法。

技术介绍

1、随着数字视频技术的飞速发展，sdi(serial digital interface)作为一种高质量、高带宽的视频传输标准，被广泛应用于广播、电视制作、医疗影像等领域。sdi信号具有数字传输、高带宽、高同步等优势，以其稳定性和可靠性在专业视频领域中占据重要地位。随着高清、超高清视频以及其他先进视频格式的普及，对于sdi信号的更高效编解码和画质优化方法需求日益显著。fpga作为一种灵活可编程的硬件平台，具有高速收发、并行计算和低延迟等特点，为sdi信号的编解码和实时处理提供了有力的支持。高速收发器在基于fpga的sdi信号编解码中用于数据收发，其接收时钟是从sdi数据流中恢复而来，发送时钟则是由外部输入参考时钟分频产生，二者不同源，因此接收和发送时钟同步处理对此系统至关重要，否则会导致闪屏、视频信号不完整等问题。

2、目前解决该问题的方法皆是通过外部存储器例如ddr3等通过重复某些帧或丢掉某些帧的方式完成输出以解决接收和发送时钟本文档来自技高网...

【技术保护点】

1.一种基于FPGA的SDI信号接收和发送时钟同步系统，其特征在于，包括时钟恢复模块、时钟驱动模块和时钟同步模块；

2.如权利要求1所述的基于FPGA的SDI信号接收和发送时钟同步系统，其特征在于，所述时钟恢复模块包括FPGA内部GTX接收、时钟缓冲、倍频整形和单端转差分四个部分；其中，GTX接收是指通过GTX中时钟数据恢复电路从输入的串行数据中提取时钟信息；所述时钟缓冲是指将提取出来的时钟经过时钟缓冲器进行缓冲处理；所述倍频整形是指将驱动后的时钟信号经过锁相环进行倍频和时钟整形处理；所述单端转差分是指将锁相环输出的单端时钟信号转为差分信号并由FPGA的GPIO管脚输出以供后...

【技术特征摘要】

1.一种基于fpga的sdi信号接收和发送时钟同步系统，其特征在于，包括时钟恢复模块、时钟驱动模块和时钟同步模块；

2.如权利要求1所述的基于fpga的sdi信号接收和发送时钟同步系统，其特征在于，所述时钟恢复模块包括fpga内部gtx接收、时钟缓冲、倍频整形和单端转差分四个部分；其中，gtx接收是指通过gtx中时钟数据恢复电路从输入的串行数据中提取时钟信息；所述时钟缓冲是指将提取出来的时钟经过时钟缓冲器进行缓冲处理；所述倍频整形是指将驱动后的时钟信号经过锁相环进行倍频和时钟整形处理；所述单端转差分是指将锁相环输出的单端时钟信号转为差分信号并由fpga的gpio管脚输出以供后续模块使用。

3.如权利要求1所述的基于fpga的sdi信号接收和发送时钟同步系统，其特征在于，所述时钟驱动模块是指将gpio管脚输出的差分时钟信号通过专用时钟驱动芯片进行时钟驱动处理。

4.如权利要求1所述的基于fpga的sdi信号接收和发送时钟同步系统，其特征在于，所述时钟同步模块包括fpga内部差分转单端、gtx发送和时钟缓冲三个部分；其中差分转单端是指将驱动后的差分时钟信号送至fpga gtx bank后对其进行差分转单端处理，将其转为单端信号；gtx发送是指将差分转单端处理后的时钟信号作为gtx发送端参考时钟输入，生成gtx发送端输出时钟；时钟缓冲是指将gtx发送端输出时钟经过时钟缓冲器进行缓冲处理后得到发送端用户时钟。

5.一种基于fpga的sdi信号接收和发送时钟同步方法，其特征在于，包括...

【专利技术属性】
技术研发人员：顾红，于真，朱文彬，虞文超，曹宗青，任明武，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：