一种阈值电压可控的超薄多桥沟道晶体管及其制备方法技术

本发明专利技术公开了一种阈值电压可控的超薄多桥沟道晶体管及其制备方法。所述超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，每一层环栅晶体管结构由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端为源漏电极；下层环栅晶体管结构的顶栅电极同时作为上层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其中顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。本发明专利技术采用原子层沉积生长厚度低于1nm的界面金属氧化物层，形成原位电偶极子调控器件阈值电压；采用二维材料、氧化物半导体、碳纳米管等作为沟道，并通过双层或更多层沟道增加了载流子输运路径，实现性能更好的器件。

【技术实现步骤摘要】

本专利技术涉及到半导体器件，尤其涉及一种阈值电压可控的超薄多桥沟道晶体管及其制备工艺方法。

技术介绍

1、半导体器件技术经过几十年的发展，其特征尺寸持续微缩，同时供电电压也同步减小。根据器件的应用场景，需要对小尺寸器件的阈值电压实施精准调控，以匹配其工作电压范围。传统的阈值电压调控手段多利用金属功函数，通过不同厚度、种类的金属栅来实现有效功函数的改变，对于平面器件具有显著的效果。然而器件尺寸的进一步减小使得栅极的空间压缩，尤其是对于堆叠环栅纳米片等三维结构器件需要缩减纳米片间距以获得性能提升，这使得没有足够的空间使用栅金属对阈值进行调控，且存在如p型栅金属过薄而无法屏蔽n型栅金属影响的问题。传统的阈值电压调控手段随着器件的缩小和结构的演化开始面临极大的挑战。为了实现对沟道更好的控制和更优的调控器件阈值电压，同时提升器件性能和集成度，基于原子层沉积工艺的原位偶极子调控阈值技术在多桥沟道等器件结构中具有极大潜力。

技术实现思路

1、为实现对沟道更好的控制，提升器件性能和集成度，本专利技术提供了一种阈值电压可控的超本文档来自技高网...

【技术保护点】

1.一种阈值电压可控的超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，在每一层环栅晶体管结构中由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端分别为源漏电极；下一层环栅晶体管结构的顶栅电极同时作为上一层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其特征在于，所述顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。

2.如权利要求1所述的超薄多桥沟道晶体管，其特征在于，所述界面金属氧化物层的厚度为0.2～1nm，所述高κ介质层的厚度为3～15nm。

3.如权利要求1所述的超薄多桥沟道晶体管，其特征在于，...

【技术特征摘要】

1.一种阈值电压可控的超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，在每一层环栅晶体管结构中由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端分别为源漏电极；下一层环栅晶体管结构的顶栅电极同时作为上一层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其特征在于，所述顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。

2.如权利要求1所述的超薄多桥沟道晶体管，其特征在于，所述界面金属氧化物层的厚度为0.2～1nm，所述高κ介质层的厚度为3～15nm。

3.如权利要求1所述的超薄多桥沟道晶体管，其特征在于，所述界面金属氧化物层的材料选自铝、镧、钇、镁、钛和钪的氧化物，所述高κ介质层的材料选自氧化铪、氧化锆。

4.如权利要求1所述的超薄多桥沟道晶体管，其特征在于，所述界面金属氧化物层与高κ介质层...

【专利技术属性】
技术研发人员：吴燕庆，刘红刚，熊雄，
申请(专利权)人：北京大学，
类型：发明
国别省市：