用于测量电特性参数的装置和方法制造方法及图纸

用于测量电特性参数的装置，具有将模拟信号转换成第一数字数据的第一转换器单元，其中第一转换器单元是Ｓｉｇｍａ－Ｄｅｌｔａ调制器；将模拟信号转换成第二数字数据的第二转换器单元，其中第二转换器单元是Ｓｉｇｍａ－Ｄｅｌｔａ调制器；和至少一个用于对从转换器单元所输出的信号进行处理的分析处理逻辑，其中分析处理逻辑具有至少一个积分环节和连接在所述至少一个积分环节后面的差分环节。根据本发明专利技术，分析处理逻辑处理两个转换器单元的数字信号，并且转换器单元分别具有用于时钟信号的输入端，其中设置时钟发生器装置，所述时钟发生器装置以预给定的相互关系为第一转换器单元和第二转换器单元提供时钟。

【技术实现步骤摘要】

本专利技术涉及用于测量电特性参数并且尤其是电流和电压的装置和方法。
技术介绍
由现有技术已知，所谓的Sigma-Delta方法被用来测量电流或电压。该方法的优 点在于高采样率以及在采样单元即Sigma-Delta调制器与分析处理逻辑(Auswertlogik) 之间的窄接口，因为只需要一用于传输测量结果的数据线和一时钟线。
技术实现思路
如果存在多个测量通道或多个Sigma-Delta调制器，则一般也需要多个分析处理 逻辑。但是，该多个分析处理逻辑另一方面带来升高的消耗。因此，本专利技术所基于的任务在 于，提供一种装置和一种方法，其使得用于测量电特性参数的消耗减少。这通过独立的装置 权利要求和方法权利要求的主题实现。有利的实施方式和改进方案是从属权利要求的主 题。 根据本专利技术的用于测量电特性参数的装置具有将模拟信号转换成数字数据的第 一转换器单元，其中该第一转换器单元优选是Sigma-Delta调制器。另外设置有将模拟信 号转换成数字数据的第二转换器单元和至少一个用于对从这些转换器单元所输出的信号 进行处理的分析处理逻辑，其中该第二转换器单元同样优选是Sigma-Delta调制器，并且 其中所述分析处理逻辑具有至少一个积分环节和连接在该积分环节后面的差分环节。 根据本专利技术，分析处理逻辑处理两个转换器单元的数字信号，并且这些转换器单 元分别具有用于时钟信号的输入端，其中设置有时钟发生器装置，该时钟发生器装置以预 给定的相互关系为第一转换器单元和第二转换器单元提供时钟，并优选提供相同的时钟。 因此在本专利技术的范围内，介绍了一种分析处理逻辑并且尤其是一种基于所谓正弦 滤波器的分析处理逻辑，所述分析处理逻辑允许处理多个Sigma-Delta调制器的数据流， 其中尤其是应用了基于流水线(Pipeline)的结构。在此，优选地只在分析处理逻辑的几个 快速时钟单元的范围内存在单个通道的等待时间。通过用于时钟信号的输入端、即在这里 通过使用具有时钟输入端的Sigma-Delta调制器来支持本专利技术的方法。因此，尤其针对可 编程的逻辑模块，在这里优选按照正弦滤波器原理进行多通道的Sigma-Delta数据流分析 处理。因此，建议对多个Sigma-Delta调制器的数据流进行同时分析处理，更确切地说是对 正弦滤波器进行资源有效的多通道实现。 所述分析处理逻辑优选具有至少一个可寻址存储元件。在此，该可寻址存储元件 例如可以连接在积分环节后面，并且允许为相继读入的数据分配不同地址，由此实现了对 各个Sigma-Delta调制器的分配(Multiplexing,多路复用)。 因此，可寻址存储元件优选连接在分析处理逻辑的积分单元后面，并且尤其是直 接连接在后面。因此，该存储元件有助于读入n个比特值。在另一有利实施方式中，设置有 多个可寻址存储元件，并且利用相同的时钟来运行这些存储元件。于是，例如能在每个积分级的后面都设置相应的可寻址存储元件，从而所读入的数据可以以这种方式通过所有的积 分级。 优选地，设置有具有预给定阶数的正弦滤波器作为分析处理逻辑，其中所述阶数 大于l。 由于Sigma-Delta转换中的高的过采样率，所以由于量化而在高于频率fin(带 宽)的频域中产生噪声，借助于数字低通滤波器来抑制该噪声。此外，通过所谓的抽取器 (Dezimierer)将连续的比特序列转换成b比特宽的数据字。这两个任务通过使用正弦滤波 器来解决。 在另一有利实施方式中，向这些转换器单元提供相同的时钟。在此还有可能的是， 代替在这里所描述的两个Sigma-Delta调制器，而设置多个、即多于两个、还有可能多于五 个或多于八个Sigma-Delta调制器。该方法原则上可扩展到任意数量的Sigma-Delta调制 器。对测量通道数量的限制尤其是从Sigma-Delta时钟、分析处理逻辑的系统时钟、以及存 储元件的寻址深度而得出。 此外，所述装置优选具有用于暂时存储数字数据的存储装置。该存储装置例如可 以是连接在第一积分级前面的移位存储器。数字数据可以被并行地读入该移位寄存器中， 接着按时钟地并连续地从该存储单元中被读出。该移位寄存器集合这些数据以用于按系统 时钟地输送给处理流水线。 分析处理逻辑优选具有多个积分单元，并且为每个积分单元各分配有可寻址存储 元件或者在每个积分单元后面分别连接有可寻址存储元件。 优选地，还在至少一个差分环节后面、优选是在每个差分环节后面分别连接有存储元件、优选是可寻址存储元件。在此，优选以与运行上述连接在积分单元后面的可寻址存储元件的时钟不同的时钟、并且尤其是以被数字2的幂次方、所谓的抽取因子除的Sigma—Delta时钟(einem um eine Potenzder Zahl 2，der sog. Dezimation， geteiltenSigma-Delta Takt)来运行其它可寻址存储元件的至少一个地址输入端。 优选地，用比运行连接在积分环节后面的存储元件的时钟少的时钟来运行连接在差分环节后面的可寻址存储元件。优选在积分环节、尤其是该链的最后一个积分环节与差分环节、即优选第一差分环节之间设置多路复用器。在此，也为该多路复用器提供时钟，并且尤其是用与也为上述连接在差分环节后面的可寻址存储元件的输入端所提供的时钟相同的那个时钟来为该多路复用器提供时钟。在该最后一个积分环节之后的该多路复用器单元的作用在于，在经过每个周期后、更确切地说在经过被抽取的Sigma-Delta时钟的每个周期之后，将在存储元件中所包含的、最后一个积分环节的中间值归位(复位)。 此外，本专利技术还针对一种用于分析处理多个转换器装置的数字输出信号的分析处理逻辑，其中所述分析处理逻辑具有至少一个积分环节和连接在该积分环节后面的差分环节。根据本专利技术，所述分析处理逻辑处理两个转换器单元的数字信号或数据，并且这些转换 器单元分别具有用于时钟信号的输入端，其中设置有时钟发生器装置，所述时钟发生器装置以预给定的相互关系为第一转换器单元和第二转换器单元提供时钟。 优选地，该相同的时钟发生器单元也为分析处理逻辑的至少一个元件提供时钟，所述时钟与为转换器装置所提供的时钟相同。因此在这里，所有转换器单元的数据都运行经过分析处理逻辑的积分环节和差分环节。 此外，本专利技术还针对一种用于确定电特性参数的方法。在此，在第一步骤中提供多个数字数据，这些数字数据对于电特性参数来说是特征性的(charakteristisch)，其中通过至少一个第一转换器装置和至少一个第二转换器装置来提供这些数据。 此外，将数字数据输送给分析处理逻辑并且接着通过分析处理逻辑来处理所述信号，其中所述分析处理逻辑具有至少一个积分环节和至少一个连接在所述积分环节后面的差分环节。最后，通过所述分析处理逻辑输出信号，其中该信号对于电特性参数来说是特征性的。 根据本专利技术，相同的分析处理逻辑处理两个转换器单元的数字信号，并且转换器 单元分别具有用于时钟信号的输入端，其中时钟发生器装置以预给定的相互关系为第一转 换器单元和第二转换器单元提供时钟、尤其是提供相同的时钟(即利用相同时钟)。然而， 还可以考虑以另外的确定的、尤其也是保持不变的关系(例如相反的关系)来为这些转换 器装置提供时钟。 优选地，将多个转换器本文档来自技高网...

【技术保护点】
一种用于测量电特性参数的装置（１），具有：将模拟信号（Ｕ↓［ｉｎ］）转换成第一数字数据（ＭＤＡＴ＿１）的第一转换器单元（２），其中该第一转换器单元（２）是Ｓｉｇｍａ－Ｄｅｌｔａ调制器（２）；将模拟信号（Ｕ↓［ｉｎ］）转换成第二数字数据（ＭＤＡＴ＿２）的第二转换器单元（４），其中该第二转换器单元（４）是Ｓｉｇｍａ－Ｄｅｌｔａ调制器（４）；以及至少一个用于对由这些转换器单元（２，４）所输出的信号（ＭＤＡＴ＿１，ＭＤＡＴ＿２）进行处理的分析处理逻辑（６），其中该分析处理逻辑（６）具有至少一个积分环节（１２ａ，１２ｂ，１２ｃ）和连接在所述至少一个积分环节（１２ａ，１２ｂ，１２ｃ）后面的差分环节（１４ｂ，１４ｃ），其特征在于，所述分析处理逻辑（６）处理这两个转换器单元（２，４）的数字信号（ＭＤＡＴ＿１，ＭＤＡＴ＿２），并且这些转换器单元（２，４）分别具有用于时钟信号的输入端，其中设置有时钟发生器装置，所述时钟发生器装置以预给定的相互关系为该第一转换器单元（２）和该第二转换器单元（４）提供时钟。

【技术特征摘要】
DE 2008-10-11 102008051421.7一种用于测量电特性参数的装置(1)，具有将模拟信号(Uin)转换成第一数字数据(MDAT_1)的第一转换器单元(2)，其中该第一转换器单元(2)是Si gma-Delta调制器(2)；将模拟信号(Uin)转换成第二数字数据(MDAT_2)的第二转换器单元(4)，其中该第二转换器单元(4)是Sigma-Delta调制器(4)；以及至少一个用于对由这些转换器单元(2，4)所输出的信号(MDAT_1，MDAT_2)进行处理的分析处理逻辑(6)，其中该分析处理逻辑(6)具有至少一个积分环节(12a，12b，12c)和连接在所述至少一个积分环节(12a，12b，12c)后面的差分环节(14b，14c)，其特征在于，所述分析处理逻辑(6)处理这两个转换器单元(2，4)的数字信号(MDAT_1，MDAT_2)，并且这些转换器单元(2，4)分别具有用于时钟信号的输入端，其中设置有时钟发生器装置，所述时钟发生器装置以预给定的相互关系为该第一转换器单元(2)和该第二转换器单元(4)提供时钟。2. 根据权利要求1所述的装置(1)，其特征在于，该分析处理逻辑(6)具有至少一个可寻址存储元件(16a，16b，16c)。3. 根据权利要求2所述的装置，其特征在于，所述可寻址存储元件(16a，16b，16c)连接在该分析处理逻辑(6)的积分环节(12a，12b，12c)的后面。4. 根据前述权利要求的至少之一所述的装置，其特征在于，设置有多个可寻址存储元件(16a， 16b， 16c)，并且以相同的时钟来运行这些存储元件(16a，16b，16c)。5. 根据前述权利要求的至少之一所述的装置(1)，其特征在于，该分析处理逻辑(6)具有阶数为(k)的正弦滤波器(6)，其中k大于1。6. 根据前述权利要求的至少之一所述的装置，其特征在于，为这些转换器单元(2，4)提供相同的时钟。7. 根据前述权利要求的至少之一所述的装置，其特征在于，所述装置具有用于暂时存储数字数据(MDAT_1，MDAT_2)的存储装置。8. 根据前述权利要求的至少之一所述的装置，其特征在于，所述分析处理逻辑具有多个积分单元(12a， 12b， 12c)，并且每个积分单元后面分别连接有可寻址存储元件(16a， 16b， 16c)。9. 根据前述权利要求的至少之一所述的装置，其特征在于，以与运行可寻址存储元件(16a，16b，16c)的时钟不同的时钟来运行至少一个连接在差分环节(14b，14c)后面的另外的可寻址存...

【专利技术属性】
技术研发人员：F沃尔茨，
申请(专利权)人：罗伯特博世有限公司，
类型：发明
国别省市：DE[德国]