集成电路模拟方法、集成电路模拟装置和可读存储介质制造方法及图纸

本公开的实施例提供了一种集成电路模拟方法、集成电路模拟装置和可读存储介质，该集成电路包括多个子单元，该集成电路模拟方法包括：在多个模拟器上运行分别模拟多个子单元的多个进程；使得多个进程之间通过远端程序调用进行时钟同步。该集成电路模拟方法基于远端程序调用技术实现，能够有效实现部署在不同机器上的模拟进程中的时钟同步，由此可以对包括有多个子单元的集成电路进行模拟，降低了硬件开销，提高了模拟效率，并且该模拟方法还可以支持多个子单元进程的扩展。

【技术实现步骤摘要】

本公开的实施例涉及一种集成电路模拟方法、集成电路模拟装置和非瞬时可读存储介质。

技术介绍

1、随着人工智能技术的不断迭代更新，目前正处于一个算力迅速增长的时代，chiplet(小芯片)技术则正有助于应对不断增长的计算需求。chiplet技术是一种新型的芯片设计方法，通过将大型芯片分割成更小的芯片单元，以提高良率并降低制造成本。这种技术具有成本更低、上市时间更快、设计和制造更灵活等优势。例如，作为硬件计算性能的关键驱动力，图形核心芯片(graphics core die，gcd)可以与chiplet技术完美结合，通过堆叠多个gcd，可以直接实现高性能计算，从而实现计算性能的倍增。然而，这一技术的兴起也带来了前端设计和验证工作的新挑战，其中一个重要挑战是不同gcd之间的时钟同步问题。

技术实现思路

1、本公开至少一实施例提供一种集成电路模拟方法，所述集成电路包括多个子单元，所述集成电路模拟方法包括：在多个模拟器上运行分别模拟所述多个子单元的多个进程；使得所述多个进程之间通过远端程序调用进行时钟同步。

本文档来自技高网...

【技术保护点】

1.一种集成电路模拟方法，所述集成电路包括多个子单元，包括：

2.根据权利要求1所述的集成电路模拟方法，其中，所述多个进程包括第一进程和至少一个第二进程，

3.根据权利要求2所述的集成电路模拟方法，其中，所述至少一个第二进程包括多个第二进程；

4.根据权利要求2或3所述的集成电路模拟方法，其中，

5.根据权利要求2或3所述的集成电路模拟方法，其中，所述使得所述多个进程之间通过远端程序调用进行时钟同步，还包括：

6.根据权利要求5所述的集成电路模拟方法，其中，所述根据网络协议处理所述同步请求消息和所述同步响应消息，包括：

<...

【技术特征摘要】

1.一种集成电路模拟方法，所述集成电路包括多个子单元，包括：

2.根据权利要求1所述的集成电路模拟方法，其中，所述多个进程包括第一进程和至少一个第二进程，

3.根据权利要求2所述的集成电路模拟方法，其中，所述至少一个第二进程包括多个第二进程；

4.根据权利要求2或3所述的集成电路模拟方法，其中，

5.根据权利要求2或3所述的集成电路模拟方法，其中，所述使得所述多个进程之间通过远端程序调用进行时钟同步，还包括：

6.根据权利要求5所述的集成电路模拟方法，其中，所述根据网络协议处理所述同步请求消息和所述同步响应消息，包括：

7.根据权利要求2或3所述的集成电路模拟方法，还包括：

8.根据权利要求7所述的集成电路模拟方法，其中，

9.根据权利要求8所述的集成电路模拟方法，其中，

10.根据权利要求8所述的集成电路模拟方...

【专利技术属性】
技术研发人员：王斌，熊军成，倪怡芳，鄢传钦，潘于，段显奕，郑已威，汪浩，
申请(专利权)人：海光信息技术苏州有限公司，
类型：发明
国别省市：