【技术实现步骤摘要】
本公开总体涉及信号传输，更具体地，涉及通过冗余和随机化来增强多级数字控制延迟线(dcdl)线性的电路和方法。
技术介绍
1、本节中的陈述仅提供与本公开相关的背景信息，并且可以不构成现有技术。
2、重定时器已经被广泛地用于高速数据传输，并且充当高速串行链路的中继器。在工作中，重定时器从其接收端口rx接收信号，重采样所接收的信号，清除该信号，使其轨对轨，然后将该信号再次发送到其发送端口tx。理想地，重定时器应该以与接收数据相同的频率发送输出数据。实际上，tx使用分数-n频率合成器(txpll)来生成用于发送数据的时钟。各个tx通道使用专用txpll以允许各个通道的时间独立性。除了ppm(百万万分之几)跟踪外，分数-n操作还通过使用单个“pcb上”基准时钟发生器在通道速度方面提供灵活性。分数-n操作引起分数杂散，由于分数杂散转换为损害专用于高速链路的定时余量的确定性抖动，分数-n操作会限制链路的可实现ber或误码率。
3、因此，在本领域中存在解决迄今未解决的缺陷和不足的需要。
技术实现思路<
本文档来自技高网...
【技术保护点】
1.一种用于减少分数杂散的电路，所述电路包括：
2.根据权利要求1所述的电路，其中，所述DCDL是可变斜率DCDL。
3.根据权利要求2所述的电路，其中，所述DCDL包括反相器，所述反相器由电容器跟随，所述反相器被配置成使得通过控制所述反相器或所述电容器的不同方面来改变输入时钟信号的斜率以提供不同延迟。
4.根据权利要求3所述的电路，其中，所述电容器包括至少一个金属电容器连同至少一个开关，或至少一个变容二极管。
5.根据权利要求3所述的电路，其中，所述反相器包括多个反相器。
6.根据权利要求3所述的电路，其中...
【技术特征摘要】
1.一种用于减少分数杂散的电路，所述电路包括：
2.根据权利要求1所述的电路，其中，所述dcdl是可变斜率dcdl。
3.根据权利要求2所述的电路，其中，所述dcdl包括反相器，所述反相器由电容器跟随，所述反相器被配置成使得通过控制所述反相器或所述电容器的不同方面来改变输入时钟信号的斜率以提供不同延迟。
4.根据权利要求3所述的电路，其中，所述电容器包括至少一个金属电容器连同至少一个开关，或至少一个变容二极管。
5.根据权利要求3所述的电路，其中，所述反相器包括多个反相器。
6.根据权利要求3所述的电路，其中，所述dcdl还包括耦合在所述反相器与所述电容器之间的可变电阻器。
7.根据权利要求2所述的电路，其中，所述dcdl包括第一反相器、第二反相器、二进制加权金属氧化物金属mom电容器阵列vx、第一缓冲器和第二缓冲器，所述第一缓冲器和所述第二缓冲器在所述dcdl的输入端与输出端之间彼此串联电耦合。
8.根据权利要求7所述的电路，其中，所述二进制加权mom电容器阵列vx包括n个电容器连同开关，所述开关以二进制方式在操作上接通和断开以实现用于所述dcdl的2n个码的码范围，其中，n是等于或大于1的整数。
9.根据权利要求8所述的电路，其中，所述第一缓冲器具有作为所述vx的斜率的函数的延迟，其中，所述码范围越增加，所述延迟变化越大。
10.根据权利要求1所述的电路，其中，所述随机码由伪随机二进制序列prbs生成。
11.一种用于减...
【专利技术属性】
技术研发人员：阿迈德·萨瓦特·穆罕默德·阿博兰尼·艾玛哈，蒙哈迈德·穆赫辛·阿布杜萨拉姆·阿卜杜拉帝夫，塔梅尔·穆罕默德·阿里，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。