一种嵌入式系统内存检错和定位方法技术方案

技术编号:41366176 阅读:24 留言:0更新日期:2024-05-20 10:13
本发明专利技术一种嵌入式系统内存检错和定位方法,将被校验区域划分为若干逻辑块,采取分块校验、逐级校验的方式,对出错区域的范围进行快速收敛,再进行数据下载和逐字节比对;所述逻辑块大小根据目标区域大小AreaSize、单次通信数据下载能力PacketSize、可允许的数据下载次数AllowableCount三个输入要素确定;如果目标区域大小AreaSize和单次下载能力PacketSize数量级相当,或者数据下载成本较低,AllowableCount较大,通过逐个数据包下载的方式对目标区域进行全部下载,以逐字节比较的方式进行错误定位。

【技术实现步骤摘要】

本专利技术涉及导弹与运载火箭控制系统,尤其涉及基于分块校验的嵌入式系统内存检错和定位方法


技术介绍

1、长期在轨运行的航天器,由于会受到恶劣的空间辐照环境等影响,各种故障模式尤其是单粒子效应引发的内存错误大大增加,在一些关键的在轨任务实施之前,为确保任务的可靠性,往往需要对关键单机的相关重要内存区域进行正确性确认,一旦发现错误必须进行修正,而给修正错误提供的资源和时间往往十分有限。

2、在航天型号中,常使用crc、累加和、异或和等方法对该类问题进行识别,但此类方法无法定位错误发生的具体位置。当需要对错误进行准确定位并修正时,工程上通常依赖于对被校验区域的内存数据进行全部下载并与预期结果进行逐字节比对。然而,在一些特殊的任务场景下,可能存在通信带宽受限、内存下载代价较高等约束,当被校验区域较大时,传统做法不具备可操作性。


技术实现思路

1、(一)解决的技术问题

2、为了满足在某些场景下需要对嵌入式系统的指定内存区域进行快速检错和纠错的任务需求,通过基于分块校验的嵌入式系统内存检错和定位本文档来自技高网...

【技术保护点】

1.一种嵌入式系统内存检错和定位方法,其特征在于,将被校验区域划分为若干逻辑块,采取分块校验、逐级校验的方式,对出错区域的范围进行快速收敛,再进行数据下载和逐字节比对。

2.根据权利要求1所述的方法,其特征在于,所述逻辑块大小根据目标区域大小AreaSize、单次通信数据下载能力PacketSize、可允许的数据下载次数AllowableCoun三个输入要素确定。

3.如权利要求2所述的方法,其特征在于,如果目标区域大小AreaSize和单次下载能力PacketSize数量级相当,或者数据下载成本较低,AllowableCount较大,通过逐个数据包下载的方式对目...

【技术特征摘要】

1.一种嵌入式系统内存检错和定位方法,其特征在于,将被校验区域划分为若干逻辑块,采取分块校验、逐级校验的方式,对出错区域的范围进行快速收敛,再进行数据下载和逐字节比对。

2.根据权利要求1所述的方法,其特征在于,所述逻辑块大小根据目标区域大小areasize、单次通信数据下载能力packetsize、可允许的数据下载次数allowablecoun三个输入要素确定。

3.如权利要求2所述的方法,其特征在于,如果目标区域大小areasize和单次下载能力pac...

【专利技术属性】
技术研发人员:刘学士陈晓燕胡学明陈伟杨业李小龙
申请(专利权)人:北京航天自动控制研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1