【技术实现步骤摘要】
本专利技术属于工业控制，尤其涉及一种基于fpga的多路hart调制解调器及调制解调方法。
技术介绍
1、hart协议采用基于bell202标准的fsk频移键控信号，在低频(4～20)ma模拟信号上叠加幅度为0.5ma、波特率为1200bps的数字信号进行双向数字通讯。由于fsk信号的平均值为0，不影响传送给控制系统模拟信号的大小，保证了与现有模拟系统的兼容性。在需要的情况下控制系统可以通过hart协议访问现场仪表，获取测量、过程参数、设备组态信息，或者对其进行校准和诊断。
2、hart协议调制解调器一般采用专用集成电路，例如a5191hrt、ds8500、ht20c15等。hart通信采用的是半双工的通信方式，其特点是在现有模拟信号传输线上实现数字信号通信，属于模拟系统向数字系统转变过程中过渡性产品，因而在当前的过渡时期具有较强的市场竞争能力，得到了较快发展。hart有三类命令，第一类称为通用命令，这是所有设备都理解、执行的命令；第二类称为一般行为命令，所提供的功能可以在许多现场设备中实现，这类命令包括最常用的的现场设备的功能库；第三类称为特殊设备命令，在某些设备中实现特殊功能，这类命令既可以在基金会中开放使用，又可以为开发此命令的公司所独有。
3、通常一个控制器或信号采集模块会接入多路带hart通信功能的(4～20)ma信号，至少需要配置一片hart协议调制解调器芯片通过开关切换与每一路信号进行通信。由于hart通信波特率低，因此存在cpu负荷大，通信效率低的问题。如果采用多片hart协议调制解调器芯片
技术实现思路
1、为解决上述问题，本专利技术的目的是提供一种基于fpga的多路hart调制解调器及调制解调方法，利用fpga内部集成的arm核、高性能dsp、丰富的基本逻辑单元、大容量sdram和bsram等资源，在一片fpga芯片内能够实现8个hart信号的调制和解调，以取代8片专用hart协议调制解调器。
2、本专利技术提供的一个技术方案为：一种基于fpga的多路hart调制解调器，包括：ac-dc电路，与hart信号传输介质信号连接，用于将获取的hart模拟量信号转换为数字量方波信号；一fpga芯片及fpga芯片内部构建的hart信号解调单元、数据处理单元、hart信号调制单元，所述hart信号解调单元基于获取的数字量方波信号解码成数字信号发送给所述数据处理单元，所述数据处理单元由fpga内置的arm构成，所述数据处理单元基于预设程序对所述数字信号进行处理并发送给所述hart信号调制单元，所述hart信号调制单元将所述数字信号转化为数字量方波信号；dc-ac电路，与所述fpga芯片内部构建的所述hart信号调制单元信号连接，并将hart信号调制单元发送的数字量方波信号发送给所述hart信号传输介质。
3、优选的，所述hart信号解调单元采用边沿触发，检测出脉宽并和设定的最小脉宽比对，如果检测出的脉宽大于最小脉宽，则将脉宽信号存入脉宽保持寄存器，如果检测出的脉宽小于最小脉宽，则将最小脉宽存入脉宽保持寄存器；经过加法运算，将脉宽寄存器中脉宽信号和累加器中的数据相加，并减去滤波移位寄存器中的待移出值，得到新的累加值；所述新的累加值与设定的累加值最大值比较，如果所述新的累加值大于设定的累加值最大值，则滤波累加器不更新，滤波移位寄存器也不进行数据的移进移出；如果所述新的累加值小于设定的累加值最大值，则滤波累加器更新为新的累加值，采到的脉宽信号移入滤波移位寄存器；所述新的累加值还与累加值比较器中的设定值比较，如果大于所述累加值比较器中的设定值，则输出1；否则输出0，以实现将hart信号解码成数字信号。
4、优选的，所述hart信号调制单元给数字信号0和1分配不同的累加值，累加器的值为π的倍数时使fpga输出引脚进行一次电平翻转，通过0和1分配不同的累加值达到改变频率的目的。
5、优选的，所述ac-dc电路为hart转fsk电路，所述hart转fsk电路使用带通滤波电路，使1200hz～2200hz的信号通过第一电容，高频噪声通过第二电容，以实现保留1200hz～2200hz频率的信号，把高频噪声及叠加的4～20ma模拟信号滤掉，±0.5ma的模拟信号通过smit触发转化为fsk方波信号。
6、优选的，所述dc-ac电路为fsk转hart电路，通过积分电路将方波转化为±0.5v的正弦波信号。
7、优选的，所述fpga芯片的多个i/o口分别通过ac-dc电路或dc-ac电路连接所述hart信号传输介质，每个所述ac-dc电路连接一个对应的hart信号解调单元，每个所述dc-ac电路连接一个对应的hart信号调制单元。
8、基于相同的构思，本专利技术的另一个技术方案为：一种基于fpga的多路hart调制解调方法，包括如下步骤：通过ac-dc电路从hart信号传输介质获取的hart模拟量信号并转换为数字量方波信号；基于所述数字量方波信号进行解码以获取数字信号；基于fpga内置的预设程序对所述数字信号进行处理，再将处理后的数字信号转化为数字量方波信号发送给dc-ac电路；将从fpga内置的hart信号调制单元获取的数字量方波信号发送给所述hart信号传输介质。
9、优选的，基于所述数字量方波信号进行解码以获取数字信号进一步包括：检测出脉宽并和设定的最小脉宽比对，如果检测出的脉宽大于最小脉宽，则将脉宽信号存入脉宽保持寄存器，如果检测出的脉宽小于最小脉宽，则将最小脉宽存入脉宽保持寄存器；经过加法运算，将脉宽寄存器中脉宽信号和累加器中的数据相加，并减去滤波移位寄存器中的待移出值，得到新的累加值；所述新的累加值与设定的累加值最大值比较，如果所述新的累加值大于设定的累加值最大值，则滤波累加器不更新，滤波移位寄存器也不进行数据的移进移出；如果所述新的累加值小于设定的累加值最大值，则滤波累加器更新为新的累加值，采到的脉宽信号移入滤波移位寄存器；所述新的累加值还与累加值比较器中的设定值比较，如果大于所述累加值比较器中的设定值，则输出1；否则输出0，以实现将hart信号解码成数字信号。
10、优选的，将处理后的数字信号转化为数字量方波信号进一步包括：给数字信号0和1分配不同的累加值，累加器的值为π的倍数时使fpga输出引脚进行一次电平翻转，通过0和1分配不同的累加值达到改变频率的目的。
11、基于相同的构思，本专利技术还提供一种电子设备，其特征在于，包括：存储器，所述存储器用于存储处理程序；处理器，所述处理器执行所述处理程序时实现上述任意一项所述的基于fpga的多路hart调制解调方法。
12、基于相同的构思，本专利技术还提供一种可读存储介质，其特征在于，所述可读存储介质上存储有处理程序，所述处理程序被处理器执行时实现上述任意一项所述的基于fpga的多路hart调制解调方法。
13、本专利技术由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：...
【技术保护点】
1.一种基于FPGA的多路HART调制解调器，其特征在于，包括：
2.根据权利要求1所述的基于FPGA的多路HART调制解调器，其特征在于，所述HART信号解调单元采用边沿触发，检测出脉宽并和设定的最小脉宽比对，如果检测出的脉宽大于最小脉宽，则将脉宽信号存入脉宽保持寄存器，如果检测出的脉宽小于最小脉宽，则将最小脉宽存入脉宽保持寄存器；经过加法运算，将脉宽寄存器中脉宽信号和累加器中的数据相加，并减去滤波移位寄存器中的待移出值，得到新的累加值；所述新的累加值与设定的累加值最大值比较，如果所述新的累加值大于设定的累加值最大值，则滤波累加器不更新，滤波移位寄存器也不进行数据的移进移出；如果所述新的累加值小于设定的累加值最大值，则滤波累加器更新为新的累加值，采到的脉宽信号移入滤波移位寄存器；所述新的累加值还与累加值比较器中的设定值比较，如果大于所述累加值比较器中的设定值，则输出1；否则输出0，以实现将HART信号解码成数字信号。
3.根据权利要求1所述的基于FPGA的多路HART调制解调器，其特征在于，所述HART信号调制单元给数字信号0和1分配不同的累加值，累加器
4.根据权利要求1所述的基于FPGA的多路HART调制解调器，其特征在于，所述AC-DC电路为HART转FSK电路，所述HART转FSK电路使用带通滤波电路，使1200Hz～2200Hz的信号通过第一电容，高频噪声通过第二电容，以实现保留1200Hz～2200Hz频率的信号，把高频噪声及叠加的4～20mA模拟信号滤掉，±0.5mA的模拟信号通过SMIT触发转化为FSK方波信号。
5.根据权利要求1所述的基于FPGA的多路HART调制解调器，其特征在于，所述DC-AC电路为FSK转HART电路，通过积分电路将方波转化为±0.5V的正弦波信号。
6.根据权利要求1所述的基于FPGA的多路HART调制解调器，其特征在于，所述FPGA芯片的多个I/O口分别通过AC-DC电路或DC-AC电路连接所述HART信号传输介质，每个所述AC-DC电路连接一个对应的HART信号解调单元，每个所述DC-AC电路连接一个对应的HART信号调制单元。
7.一种基于FPGA的多路HART调制解调方法，其特征在于，包括如下步骤：
8.根据权利要求7所述的调制解调方法，其特征在于，基于所述数字量方波信号进行解码以获取数字信号进一步包括：
9.根据权利要求7所述的调制解调方法，其特征在于，将处理后的数字信号转化为数字量方波信号进一步包括：
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有处理程序，所述处理程序被处理器执行时实现如权利要求7至9中任意一项所述的基于FPGA的多路HART调制解调方法。
...【技术特征摘要】
1.一种基于fpga的多路hart调制解调器，其特征在于，包括：
2.根据权利要求1所述的基于fpga的多路hart调制解调器，其特征在于，所述hart信号解调单元采用边沿触发，检测出脉宽并和设定的最小脉宽比对，如果检测出的脉宽大于最小脉宽，则将脉宽信号存入脉宽保持寄存器，如果检测出的脉宽小于最小脉宽，则将最小脉宽存入脉宽保持寄存器；经过加法运算，将脉宽寄存器中脉宽信号和累加器中的数据相加，并减去滤波移位寄存器中的待移出值，得到新的累加值；所述新的累加值与设定的累加值最大值比较，如果所述新的累加值大于设定的累加值最大值，则滤波累加器不更新，滤波移位寄存器也不进行数据的移进移出；如果所述新的累加值小于设定的累加值最大值，则滤波累加器更新为新的累加值，采到的脉宽信号移入滤波移位寄存器；所述新的累加值还与累加值比较器中的设定值比较，如果大于所述累加值比较器中的设定值，则输出1；否则输出0，以实现将hart信号解码成数字信号。
3.根据权利要求1所述的基于fpga的多路hart调制解调器，其特征在于，所述hart信号调制单元给数字信号0和1分配不同的累加值，累加器的值为π的倍数时使fpga输出引脚进行一次电平翻转，通过0和1分配不同的累加值达到改变频率的目的。
4.根据权利要求1所述的基于fpga的多路hart调制解调器，其特征在于，所述ac-dc电路为hart转fsk电路，所述hart转f...
【专利技术属性】
技术研发人员：王自北，江郑浩，谢灿华，夏嘉乐，李思祥，鲁俊楠，
申请(专利权)人：浙江中控研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。