适应性电压偏压控制系统及集成电路技术方案

本发明专利技术提供一适应性电压偏压控制系统及集成电路。该集成电路包括一频率检测器耦接一逻辑电路；一供应电压调节器耦接该频率检测器，用以依照自该频率检测器来的一频率错误而提供一适应性电压供应至该逻辑电路；以及一基体偏压调节器耦接该频率检测器，用以依照该频率错误而提供一适应性基体偏压至该逻辑电路。本发明专利技术可以有效降低功率消耗，并且结构简单，制造成本低。

【技术实现步骤摘要】

本专利技术涉及集成电路，还涉及适应性电压偏压控制系统。
技术介绍
集成电路(Integrated circuit, IC)的设计与应用中，功率消耗一直是备受关注及充满挑战的课题。各种方法被用来减低功率消耗，举例而言，可在集成电路中采用双电源。现有的技术中，电力减缩技术既包括减少有功功率(active power)(例如多重电压供应(Multiple Voltage Supply)技术)，同时也包括减少泄漏功率(leakagepower)(例如混合阈值电压(Mixed Vt)技术)。此外，由于先进工艺的小几何因素，使得电路效能对工艺的变动更加敏感。虽然这些方法在某些方面符合要求，但却无法在各方面都令人满意。举例而言，这些现有技术可能因为工艺变异的关系而无法有效地将功率消耗最小化。为了縮减整体电力，常需两个或两个以上的功率减縮技术，如此使设计更趋复杂，并且显著地提高了制造成本。此外，现有的技术仍欠缺统一的方法能在降低功率消耗的同时兼顾工艺变异。
技术实现思路
为了解决现有技术存在的上述问题，本专利技术提供一集成电路，包括一频率检测器耦接一逻辑电路； 一供应电压调节器耦接该频率检测器，用以依照自该频率检测器来的一频率错误而提供一适应性电压供应至该逻辑电路；以及一基体偏压调节器耦接该频率检测器，用以依照该频率错误而提供一适应性体偏压至该逻辑电路。本专利技术另提供适应性电压偏压控制系统，包括一频率检测器，耦接一逻辑电路； 一适应性控制器耦接至该频率检测器； 一第一电压调节器耦接该频率检测器，用以提供一动态电压供应至该逻辑电路；以及一第二电压调节器，耦接该频率检测器，用以提供一动态电压偏压至该逻辑电路的一基体区。本专利技术可以有效降低功率消耗，并且结构简单，制造成本低。附图说明图1表示运行集成电路的一种方法；图2表示运行集成电路的另一种方法；图3为依照本专利技术于集成电路中运行适应性电压供应的方法；图4为依照本专利技术于集成电路中运行适应性基体偏压的方法；图5为依照本专利技术于集成电路中运行适应性电压偏压的方法；图6为依照本专利技术于集成电路中运行适应性电压偏压的方法；图7为依照本专利技术于集成电路中运行适应性电压偏压控制系统的方法。上述附图中的附图标记说明如下-100~反相器；102 nFET;104 pFET;110 反相器；112 nFET;114 pFET;120 反相器；122 nFET;124 pFET;140 适应性电压偏压控制系统；142 逻辑电路；144 电压供应调节器；146 基体偏压调节器。具体实施例方式下文为介绍本专利技术的最佳实施例。各实施例用以说明本专利技术的原理，但非用以限制本专利技术。本专利技术的范围当以所附的权利要求为准。图1至图7依据本专利技术各种实施例为具有适应性电压偏压结构的各种集成电路示意图。适应性电压偏压控制系统，以及操控逻辑电路于适应性电压偏压的方法将参照图1至图7 —并说明。图1表示运行集成电路的一种方法。在一多重电压供应(Multiple VoltageSupply, MVS)方法中，依照集成电路的功能性而将其划分成多个功率区域，如图1所示。举例而言，该集成电路划分成功能区1、功能区2、…、和功能区n等多个功能区。其电压供应可通过一功率栅控电路而分别地调整，进而降低整体功率消耗。图2表示运行集成电路的另一种方法。此方法依照图2中所示的装置将该集成电路划分成多个阈值电压域(threshold domain)。举例而言，该集成电路划可分成功能区1、功能区2、…、和功能区n等多个功能区。各功能区中的装置具有相同的阈值电压。其电压供应依照各功能区的阈值电压(Vt)而分别提供各功能区一电压电平。此混合阈值电压(Mixed Vt)技术使用各种Vt装置以降低整体泄漏功率。在一实施例中，可于关键路径(critical path)上配置标准Vt装置以满足效能需求，而在非关键路径上则使用高Vt装置以限制泄漏电流。图3为依照本专利技术于集成电路中运行适应性电压供应(adaptive voltagesupply, AVS)的方法。在一实施例中，集成电路包括一逻辑电路，而该逻辑电路又具有多个场效应晶体管(field effect transistor, FET)。在一实施例中，所述多个FET为金属氧化物半导体场效应晶体管(metal-oxide-semiconductorFETs， MOSFET)。在其他实施例中，该逻辑电路包括如图3所示的一反相器100。该反相器100包括一 n型FET(nFET)102及一 p型FET(pFET)104。该nFET 102的栅极及该pFET 104的栅极连接至一输入端，而该nFET 102的漏极与该pFET 104的漏极则连接至一输出端。此外，该nFET 102的源极连接至一较低电源线VSS。该pFET 104的源极连接至一较高电压VDD。该nFET 102的基体(substrate)被偏压至VSS而该pFET 104的基体被偏压至VDD。特别的是，该电压VDD为一动态值而非一固定值。在此方法与组态中，为了减縮有功功率，该适应性电压供应依照该运行状态而动态地调整该电压供应VDD。在另一实施例中，该电压VSS为一动态值而非一固定值。在此情况下，该适应性电压供应依照该运行状态而动态地调整该电压供应vss。图4为依照本专利技术于集成电路中运行适应性基体偏压(adaptive bodybias, ABB)的方法。在一实施例中，集成电路包括一逻辑电路，而该逻辑电 路又具有多个场效应晶体管(FET)。在其他实施例中，该逻辑电路包括如图4 所示的一反相器110。该反相器110包括一nFET 112及一pFET 114。该nFET 112的栅极及该pFET 114的栅极连接至一输入端，而该nFET 112的漏极与 该pFET 114的漏极则连接至一输出端。此外，该nFET 112的源极连接至一 较低电源线VSS。该pFET114的源极连接至一较高电压VDD。该nFET112 的基体(substrate)被偏压至电压VBN而该pFET 114的基体被偏压至电压 VBP。特别的是，该电压VBN与VBP为动态电压。该ABB依照该运行状 态而动态地调整该基体电压(VBP/VBN)。该ABB方法通过修改pFET 114与 nFET 112的基体偏压(VBP/VBN)来适应并补偿工艺变异，进而符合效能需求 的目标。在一实施例中，AVS和/或ABB可通过统一的方法来实现。在其他AVS 和/或ABB的实施例中，动态电压供应与动态pFET基体偏压具有降低功率 消耗、减轻工艺变异所造成的影响等优点。在各种实施例中，工艺变异及其 造成的结果包括栅极长度变异(gate length variation).渗杂质浓度变异 (doping concentration variation)、 或栅丰及介电层厚度变异(gate dielectric thickness variation)。在各种状况中呈现一个或一个以上的优点。这些优点包 括同时降低有功功率及泄漏功率而不导致效能衰退、无需额外的制造步骤即 能降低工艺变异并改善效能良率、无需对电路布局进行复杂的更动即可轻易 整合这些技术于电流设计流程、并且可仅靠调校电压供应及PMOS基体偏压 而达到简化本文档来自技高网...

【技术保护点】
一集成电路，包括：　　一频率检测器，耦接一逻辑电路；　　一供应电压调节器，耦接该频率检测器，用以依照自该频率检测器来的一频率错误而动态地提供一适应性电压供应至该逻辑电路；以及　　一基体偏压调节器，耦接该频率检测器，用以依照该频率错误而动态地提供一适应性体偏压至该逻辑电路。

【技术特征摘要】
US 2008-8-25 61/091,603;US 2009-7-2 12/496,8521.一集成电路，包括一频率检测器，耦接一逻辑电路；一供应电压调节器，耦接该频率检测器，用以依照自该频率检测器来的一频率错误而动态地提供一适应性电压供应至该逻辑电路；以及一基体偏压调节器，耦接该频率检测器，用以依照该频率错误而动态地提供一适应性体偏压至该逻辑电路。2. 如权利要求1所述的集成电路，其中该频率检测器用以 从该逻辑电路上收集一运行频率；以及 依据该运行频率与一参考频率的一差值而产生该频率错误。3. 如权利要求2所述的集成电路，还包括一适应性控制器耦接该频率检 测器并用以依据一运行状态调整该参考频率，其中该运行状态与一模式相 关，该模式由具有一快速模式、 一慢速模式及一正常模式的群组中选出。4. 如权利要求1所述的集成电路，其中该逻辑电路包括一金属氧化物半 导体场效应晶体管，而该逻辑电路还包括一反相器，该反相器具有一 nMOSFET及一 pMOSFET。5. 如权利要求4所述的集成电路，其中该供应电压调节器提供该适应性 电压供应至该pMOSFET的一源极区。6. 如权利要求4所述的集成电路，其中该基体偏压调节器提供该适应性 体偏压至该pMOSFET的一基体区。7. 如权利要求1所述的集成电路，其中该供应电压调节器及该基体偏压 调节器还包括一回路滤波器，耦接至该频率检测器，用以将该频率错误转换成一等效 电压错误；一FET控制器，耦接该回路滤波器；以及一驱动器，耦接该FET控制器，用以提供一电压至该逻辑电路。8. 如权利要...

【专利技术属性】
技术研发人员：罗明健，郑光茗，庄学理，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]