一种计算机及数据传输方法技术

本发明专利技术实施例提供了一种计算机及数据传输方法，包括ＣＰＵ及处理器总线，所述ＣＰＵ与所述处理器总线连接，其中还包括：外设组件互联快速ＰＣＩＥ总线和系统总线控制器；所述系统总线控制器分别与所述处理器总线及所述ＰＣＩＥ总线连接，用于控制所述处理器总线及所述ＰＣＩＥ总线之间的数据交互；所述ＰＣＩＥ总线用于连接所述计算机的计算机部件。实现了一种基于ＰＣＩＥ总线的新型ＰＣ架构，采用ＰＣＩＥ总线作为统一的内部连接方式，统一了总线标准，避免了由于总线标准过多而带来的兼容性和稳定性的问题，而且由于总线速度一致，因此也不会产生性能的损耗。

【技术实现步骤摘要】

本专利技术涉及，属于计算机架构设计领域。
技术介绍
现有计算机架构主要包括中央处理器(筒称CPU)、存储器、输入设备、 和输出设备等部件，这些部件均设置于主板卡上。现有计算机的主板卡上的 芯片组主要分为北桥芯片和南桥芯片，这两种芯片均为总线控制器。其中， 北桥芯片主要用于CPU和内存、显卡、外设组件互联(Peripheral Component Interconnect,简称PCI)交换数据等，南桥主要是负责输入输出设备的控 制等。现有的南桥芯片和北桥芯片均通过PCI总线进行信息交互，但现有计算机 系统中无论是在计算机内部，还是在外部，存在多种总线技术混在一起使用。 在如图l所示的现有计算机架构中，除了处理器总线外，还包括加速图形端口 (Accelerated Graphics Port,简称AGP)总线、PCI总线、及工业标准架构 (Industrial Standard Architecture,筒称ISA)局部总线等，这些总线 技术各自相对独立运行，从而导致需要生产匹配各种不同总线标准的设备， 不仅带来兼容性和稳定性的问题，而且总线速度的不一致也会产生性能的损 耗。
技术实现思路
本专利技术实施例提供，以避免由于总线标准过 多而带来的兼容性和稳定性的问题。本专利技术一实施例提供了一种计算机，包括CPU及处理器总线，所述CPU与所述处理器总线连接，其中还包括外设组件互联快速PCIE总线和系统总线控制器；所述系统总线控制器分别与所述处理器总线及所述PCIE总线连接，用于控制所述处理器总线及所述PCIE总线之间的数据交互；所述PCIE总线用于连接所述计算机的计算机部件。本专利技术另一实施例提供了一种数据传输方法，其中包括计算机部件通过外设组件互联快速PCIE总线向系统总线控制器发送数据；所述系统总线控制器通过处理器总线向计算机的CPU发送所述数据。本专利技术实施例实现了一种基于PCIE总线的新型PC架构，采用PCIE总线作为统一的内部连接方式，统一了总线标准，避免了由于总线标准过多而带来的兼容性和稳定性的问题，而且由于总线速度一致，因此也不会产生性能的损耗。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有计算机架构示意图2为本专利技术一实施例所述计算机的架构示意图3为本专利技术一实施例所述数据传输方法的流程图4为图3中步骤101的具体流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为本专利技术一实施例所述计算机的架构示意图，其中包括CPU10及处理器总线20， CPU10与处理器总线20连接，并且该计算机还包括外设组件互联(Peripheral Component Interconnect Express, 简称PCIE)总线30和系统总线控制器40。其中，系统总线控制器40分别与处理器总线20及PCIE总线30连接，用于控制处理器总线20及PCIE总线30之间的数据交互；PCIE总线30用于连接计算机的计算机部件50。系统总线控制器40包括了现有技术中的北桥芯片的功能，主要负责CPU10与内存之间的所有的数据交换，并控制AGP数据及PCI数据在其内部的传输，是主板性能的主要决定因素，并且也是联系内存、显卡等数据吞吐量最大的部件。CPU10通过处理器总线20连接到系统总线控制器40,进而通过该系统总线控制器40和与内存、显卡等计算机部件50交互数据。本实施例实现了一种基于PCIE总线的新型PC架构，釆用PCIE总线作为统一的内部连接方式，统一了总线标准，避免了由于总线标准过多而带来的兼容性和稳定性的问题，而且由于总线速度一致，因此也不会产生性能的损耗。另外，还可以进一步设置PCIE控制器60，与PCIE总线30连接，用于控制PCIE总线30与计算机部件50之间的数据交互。具体地，在本实施例中，该PCIE控制器60继承现有南桥芯片的所有功能，负责与计算机部件50，如支持PCIE接口标准的外设等，进行设备连接和数据交换；并且与系统总线控制器40进行数据交互。相对而言，在现有计算机的架构中，北桥芯片要比南桥芯片更 要一些。如图l所示，第一总线控制器相当于北桥芯片，其连接系统总线，担负着CPU访问内存的重任，同时还连接着AGP插口 ，控制PCI总线，割断了系统总线和局部总线，在这一段上速度是最快的。而第二总线控制器相当于南桥芯片，该南桥芯片不和CPU连接，通常用于对输入/输出(Input/0utput，简称1/0)和集成驱动器电子(Integrated Drive Electronics,简称IDE)i殳备的控制，所以速度比较慢。而在本实施例中，通过采用PCIE总线架构而去掉了传统的北桥芯片和南桥芯片的结构划分，即去掉了现有速度较慢的南桥芯片，从而提高了芯片内部处理速度及CPU访问存储设备和外设的速度，且简化了计算机系统架构和制作工艺。具体地，可以通过设置PCIE开关接口卡70,分别与PCIE总线30及计算机部件50连接，使得计算机部件50通过PCIE开关接口卡70与PCIE总线3G连接。通过PCIE开关(Switch)接口卡70扩展多个PCIE接口连接计算机部件50,具体地，该计算机部件50可以包括内设部件和外设部件，该内设部件具体可以为支持PCIE接口标准的内存、显卡、声卡和网卡等；外设部件具体为支持PCIE接口标准的外设，如键盘、鼠标、光驱、硬盘、和打印机等。该PCIE开关接口卡70—头插入到计算机内部的PCIE插槽中，另一头分别连接多个计算机部件50,从而达到良好的可扩展性。由于PCIE总线采用串行数据包方式传递数据，因此PCIE接口的每个针脚可以获得比传统标准1/0接口更多的带宽，从而增加了总线带宽；另外，PCIE总线还具有支持高阶电源管理，支持热插拔，支持数据同步传输，为优先传输数据进行带宽优化等特性。另外，还可以将PCIE控制器60与系统总线控制器40集成在该计算机的主板芯片内，从而可以用 一块主板芯片代替现有的北桥和南桥两块芯片，因此有利于降低支持PCIE接口的设备的生产成本和体积。图3为本专利技术一实施例所述数据传输方法的流程图，如图所示，该方法包括如下步骤步骤101，计算机部件通过PCIE总线向系统总线控制器发送数据。步骤102,系统总线控制器通过处理器总线向计算机的CPU发送数据。实施例实现了 一种由计算机部件到CPU的数据传输，由于传输过程基于PCIE总线的新型PC架构，采用PCIE总线作为统一的内部连接方式，统一了总线标准，避免了由于总线标准过多而带来的兼容性和稳定性的问题，而且由于总线速度一致，因此也不会产生性能的损耗。其中，如图4所示，步骤101具体可以包括如下步骤步骤101A,计算机部件向PCIE开关接口卡发送数据；步骤101B, PCIE开关接口卡本文档来自技高网...

【技术保护点】
一种计算机，包括ＣＰＵ及处理器总线，所述ＣＰＵ与所述处理器总线连接，其特征在于，还包括外设组件互联快速ＰＣＩＥ总线和系统总线控制器；　所述系统总线控制器分别与所述处理器总线及所述ＰＣＩＥ总线连接，用于控制所述处理器总线及所述ＰＣＩＥ总 线之间的数据交互；　所述ＰＣＩＥ总线用于连接所述计算机的计算机部件。

【技术特征摘要】
1、一种计算机，包括CPU及处理器总线，所述CPU与所述处理器总线连接，其特征在于，还包括外设组件互联快速PCIE总线和系统总线控制器；所述系统总线控制器分别与所述处理器总线及所述PCIE总线连接，用于控制所述处理器总线及所述PCIE总线之间的数据交互；所述PCIE总线用于连接所述计算机的计算机部件。2、 根据权利要求1所述的计算机，其特征在于，还包括PCIE开关接口卡，将所述计算机部件与所述PCIE总线连接。3、 根据权利要求2所述的计算机，其特征i于，还包括PCIE控制器，所述PCIE控制器与所述PCIE总线连接，用于控制所述PCIE总线与所述计算机部件之间的数据交互。4、 根据权利要求3所述的计算机，其特征在于，所述PCIE控制器与所述系统总线控制器被集成在所述计算机的主板芯片内。5、 根据权利要求1所述的计算机，其特征在于...

【专利技术属性】
技术研发人员：万峪臣，徐君，
申请(专利权)人：成都市华为赛门铁克科技有限公司，
类型：发明
国别省市：90[中国|成都]