一种芯片首地址判定电路、芯片及级联芯片编址控制电路制造技术

技术编号:41302021 阅读:2 留言:0更新日期:2024-05-13 14:48
本技术涉及一种芯片首地址判定电路、芯片及级联芯片编址控制电路,涉及芯片编址电路领域。芯片首地址判定电路包括漏极互接的N型场效应管Q1和P型场效应管Q2,源极互接的N型场效应管Q3和P型场效应管Q4;N型场效应管Q1的源极接地,P型场效应管Q2的栅极连接于N型场效应管Q3和P型场效应管Q4的源极,P型场效应管Q2的源极连接电源VDD,N型场效应管Q3的漏极接地,P型场效应管Q4的漏极连接电源VDD,P型场效应管Q4的栅极连接N型场效应管Q1和P型场效应管Q2的漏极。芯片首地址判定电路的前级芯片地址输入端口和芯片信号端口端口为低电平时,芯片地址输入端口基于栅极电荷积累效应产生高电平,以实现芯片异常时,后续芯片继续编址。

【技术实现步骤摘要】

本技术芯片编址电路领域,尤其涉及一种芯片首地址判定电路、芯片及级联芯片编址控制电路


技术介绍

1、电路涉及的驱动对象规模越大,驱动对象所需要的驱动芯片越多,为了对多个驱动芯片进行控制,需要对多个驱动芯片进行自动编址。如:传统的led景观显示系统是将各显示模块芯片串联的方式进行连接,控制器根据利用串联的显示模块芯片的地址与显示模块芯片进行数据通信,显示模块芯片的个数随着景观灯规模成正比例增长。为了对多个芯片进行自动编址,需要对串联芯片组的首芯片地址(即芯片首地址)进行判断,以快速检测首芯片地址来对串联芯片组的多个芯片进行快速编址。现有的灯光控制芯片通常使用地址编码器或者开关设置来判断首地址。以下是几种常见的方法:地址编码器:灯光控制芯片通常会有一个地址输入端,通过将地址编码器与输入引脚连接,可以将地址编码为唯一的二进制编码。地址编码器将不同的地址映射为不同的输出信号,可以通过读取输出信号来判断首地址。dip开关/拨码开关:一些灯光控制芯片在芯片上设置了dip开关或拨码开关,用于手动设置首地址。通过拨动开关,可以将二进制编码手动设置为期望的首地址。数据手册或编程工具:某些灯光控制芯片可能提供数据手册或编程工具,通过读取相关文档或使用特定的编程接口,可以获取或设置芯片的首地址信息。上述方式在首级芯片或前一级芯片异常无法正常作为首级或前级时,因地址编码无法进行,而使得后续芯片无法使用。


技术实现思路

1、为了解决上述技术问题或者至少部分地解决上述技术问题,本技术提供一种芯片首地址判定电路、芯片及级联芯片编址控制电路。

2、第一方面,本技术提供一种芯片首地址判定电路,应用于级联芯片,包括:漏极互接的n型场效应管q1和p型场效应管q2,源极互接的n型场效应管q3和p型场效应管q4,其中,所述n型场效应管q1的栅极作为前级芯片地址输入端口,所述n型场效应管q1的源极接地,所述p型场效应管q2的栅极连接于n型场效应管q3和p型场效应管q4的源极,所述p型场效应管q2的源极连接电源vdd,所述n型场效应管q3的栅极作为芯片信号端口,所述n型场效应管q3的漏极接地,所述p型场效应管q4的漏极连接电源vdd,所述p型场效应管q4的栅极连接n型场效应管q1和p型场效应管q2的漏极,n型场效应管q3和p型场效应管q4的源极作为前级芯片地址接收端口。

3、更进一步地,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平前保持低电平,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平后,芯片信号端口为前级芯片地址输入端口的相反态。

4、更进一步地,所述芯片信号端口电连接触发开关,所述触发开关电连接反相器,所述反相器电连接于前级芯片地址输入端口,所述触发开关的触发端电连接前级芯片地址输入端口,前级芯片地址输入端口出现第一个高电平时,所述触发开关启动,将芯片信号端口设置为前级芯片地址输入端口的相反态,所述触发开关启动前,所述芯片信号端口输入低电平。

5、更进一步地,所述触发开关为选择开关,所述触发开关连接反相器和接地信号。

6、更进一步地,前级芯片地址输入端口和芯片信号端口为低电平时,所述芯片地址输入端口基于栅极电荷积累效应产生高电平。

7、第二方面,本技术提供一种芯片,应用所述的芯片首地址判定电路,所述芯片包括:首地址确定模块、地址接收模块、地址创建模块和地址输出模块;其中,首地址确定模块电连接芯片首地址判定电路的前级芯片地址接收端口,根据前级芯片地址接收端口状态确定芯片是否被选为首地址对应的芯片,所述地址接收模块电连接芯片首地址判定电路的前级芯片地址输入端口,用于获取前级芯片的芯片地址或首地址判定信号;

8、所述地址创建模块在前级芯片的芯片地址的基础上加1创建自身的芯片地址;

9、所述地址输出模块经芯片地址输出端口向后级芯片输出地址。

10、更进一步地,所述芯片包括计时模块,所述计时模块控制所述地址输出模块在延时设定时间后向后级芯片输出地址。

11、更进一步地,所述地址创建模块在芯片地址被选为首地址时,随机生成地址。

12、第三方面,本技术提供一种级联芯片编址控制电路,应用于配置所述的芯片首地址判定电路的芯片,所述芯片包括:首地址确定模块、地址接收模块、地址创建模块和地址输出模块,首地址确定模块电连接芯片首地址判定电路的前级芯片地址接收端口,根据前级芯片地址接收端口状态确定芯片是否被选为首地址对应的芯片,所述地址接收模块电连接芯片首地址判定电路的前级芯片地址输入端口,用于获取前级芯片的芯片地址或首地址判定信号;所述地址创建模块在前级芯片的芯片地址的基础上加1创建自身的芯片地址;所述地址输出模块经芯片地址输出端口向后级芯片输出地址;其特征在于,包括:上拉电阻ra,所述上拉电阻ra电连接电源vdd,所述上拉电阻ra电连接所述芯片首地址判定电路的前级芯片地址输入端口;

13、芯片的芯片地址输出端口经电阻rb耦接后级芯片的前级芯片地址输入端口,电阻rb和后级芯片的前级芯片地址输入端口之间设置上拉电阻ra,上拉电阻ra电连接电源vdd。

14、更进一步地,上电控制电路控制电源vdd针对级联芯片的上电时间。

15、本技术实施例提供的上述技术方案与现有技术相比具有如下优点:

16、本申请漏极互接的n型场效应管q1和p型场效应管q2,源极互接的n型场效应管q3和p型场效应管q4,其中,所述n型场效应管q1的栅极作为前级芯片地址输入端口,所述n型场效应管q1的源极接地,所述p型场效应管q2的栅极连接于n型场效应管q3和p型场效应管q4的源极,所述p型场效应管q2的源极连接电源vdd,所述n型场效应管q3的栅极作为芯片信号端口,所述n型场效应管q3的漏极接地,所述p型场效应管q4的漏极连接电源vdd,所述p型场效应管q4的栅极连接n型场效应管q1和p型场效应管q2的漏极,n型场效应管q3和p型场效应管q4的源极作为前级芯片地址接收端口。所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平后,芯片信号端口为前级芯片地址输入端口的相反态,保证前级芯片地址接收端口能够接收前级芯片地址。前级芯片地址输入端口和芯片信号端口为低电平时,所述芯片地址输入端口基于栅极电荷积累效应产生高电平,以支持前级芯片短路导致下一芯片的芯片地址输入端口为短路时,基于栅极电荷积累效应产生高电平,将下一芯片选为首地址的芯片,地址编码继续进行。

本文档来自技高网...

【技术保护点】

1.一种芯片首地址判定电路,应用于级联芯片,其特征在于,包括:漏极互接的N型场效应管Q1和P型场效应管Q2,源极互接的N型场效应管Q3和P型场效应管Q4,其中,所述N型场效应管Q1的栅极作为前级芯片地址输入端口,所述N型场效应管Q1的源极接地,所述P型场效应管Q2的栅极连接于N型场效应管Q3和P型场效应管Q4的源极,所述P型场效应管Q2的源极连接电源VDD,所述N型场效应管Q3的栅极作为芯片信号端口,所述N型场效应管Q3的漏极接地,所述P型场效应管Q4的漏极连接电源VDD,所述P型场效应管Q4的栅极连接N型场效应管Q1和P型场效应管Q2的漏极,N型场效应管Q3和P型场效应管Q4的源极作为前级芯片地址接收端口。

2.根据权利要求1所述的芯片首地址判定电路,其特征在于,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平前保持低电平,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平后,芯片信号端口为前级芯片地址输入端口的相反态。

3.根据权利要求2所述的芯片首地址判定电路,其特征在于,所述芯片信号端口电连接触发开关,所述触发开关电连接反相器,所述反相器电连接于前级芯片地址输入端口,所述触发开关的触发端电连接前级芯片地址输入端口,前级芯片地址输入端口出现第一个高电平时,所述触发开关启动,将芯片信号端口设置为前级芯片地址输入端口的相反态,所述触发开关启动前,所述芯片信号端口输入低电平。

4.根据权利要求3所述的芯片首地址判定电路,其特征在于,所述触发开关为选择开关,所述触发开关连接反相器和接地信号。

5.根据权利要求1所述的芯片首地址判定电路,其特征在于,前级芯片地址输入端口和芯片信号端口为低电平时,所述芯片地址输入端口基于栅极电荷积累效应产生高电平。

6.一种芯片,应用权利要求1-5任一所述的芯片首地址判定电路,其特征在于,所述芯片包括:首地址确定模块、地址接收模块、地址创建模块和地址输出模块;其中,首地址确定模块电连接芯片首地址判定电路的前级芯片地址接收端口,根据前级芯片地址接收端口状态确定芯片是否被选为首地址对应的芯片,所述地址接收模块电连接芯片首地址判定电路的前级芯片地址输入端口,用于获取前级芯片的芯片地址或首地址判定信号;

7.根据权利要求6所述的芯片,其特征在于,所述芯片包括计时模块,所述计时模块控制所述地址输出模块在延时设定时间后向后级芯片输出地址。

8.根据权利要求6所述的芯片,其特征在于,所述地址创建模块在芯片地址被选为首地址时,随机生成地址。

9.一种级联芯片编址控制电路,应用于配置权利要求1-5任一所述的芯片首地址判定电路的芯片,所述芯片包括:首地址确定模块、地址接收模块、地址创建模块和地址输出模块,所述首地址确定模块电连接芯片首地址判定电路的前级芯片地址接收端口,根据前级芯片地址接收端口状态确定芯片是否被选为首地址对应的芯片,所述地址接收模块电连接芯片首地址判定电路的前级芯片地址输入端口,用于获取前级芯片的芯片地址或首地址判定信号;所述地址创建模块在前级芯片的芯片地址的基础上加1创建自身的芯片地址;所述地址输出模块经芯片地址输出端口向后级芯片输出地址;其特征在于,包括:上拉电阻RA,所述上拉电阻RA电连接电源VDD,所述上拉电阻RA电连接所述芯片首地址判定电路的前级芯片地址输入端口;

10.根据权利要求9所述的级联芯片编址控制电路,其特征在于,上电控制电路控制电源VDD针对级联芯片的上电时间。

...

【技术特征摘要】

1.一种芯片首地址判定电路,应用于级联芯片,其特征在于,包括:漏极互接的n型场效应管q1和p型场效应管q2,源极互接的n型场效应管q3和p型场效应管q4,其中,所述n型场效应管q1的栅极作为前级芯片地址输入端口,所述n型场效应管q1的源极接地,所述p型场效应管q2的栅极连接于n型场效应管q3和p型场效应管q4的源极,所述p型场效应管q2的源极连接电源vdd,所述n型场效应管q3的栅极作为芯片信号端口,所述n型场效应管q3的漏极接地,所述p型场效应管q4的漏极连接电源vdd,所述p型场效应管q4的栅极连接n型场效应管q1和p型场效应管q2的漏极,n型场效应管q3和p型场效应管q4的源极作为前级芯片地址接收端口。

2.根据权利要求1所述的芯片首地址判定电路,其特征在于,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平前保持低电平,所述芯片信号端口在所述前级芯片地址输入端口出现第一个高电平后,芯片信号端口为前级芯片地址输入端口的相反态。

3.根据权利要求2所述的芯片首地址判定电路,其特征在于,所述芯片信号端口电连接触发开关,所述触发开关电连接反相器,所述反相器电连接于前级芯片地址输入端口,所述触发开关的触发端电连接前级芯片地址输入端口,前级芯片地址输入端口出现第一个高电平时,所述触发开关启动,将芯片信号端口设置为前级芯片地址输入端口的相反态,所述触发开关启动前,所述芯片信号端口输入低电平。

4.根据权利要求3所述的芯片首地址判定电路,其特征在于,所述触发开关为选择开关,所述触发开关连接反相器和接地信号。

5.根据权利要求1所述的芯片首地址判定电路,其特征在于,前级芯片地址输入端口和芯片信号端口为低电平时,所述芯片地址...

【专利技术属性】
技术研发人员:刘洋刘奇浩王瑞孟凡兴
申请(专利权)人:山东云海国创云计算装备产业创新中心有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1