一种时钟频率校准电路及校准系统技术方案

本发明专利技术公开了一种时钟频率校准电路及校准系统，该电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，晶振模块产生的高精度参考时钟分别输出给频率校准模块和第一输出端，数控振荡模块产生实时时钟分别输出给频率校准模块、频率倍增模块以及第二输出端，频率校准模块根据高精度参考时钟和实时时钟进行处理得到频率控制字，并发送频率控制字给数控振荡模块，以使数控振荡模块根据频率控制字对实时时钟进行校准，频率倍增模块根据实时时钟生成启动信号输出给晶振模块启动晶振；减少频率校准时间，实现晶振快速启动，进而减少能耗。本发明专利技术实施例可广泛应用于时钟频率校准技术领域。

【技术实现步骤摘要】

本专利技术涉及时钟频率校准，尤其涉及一种时钟频率校准电路及校准系统。

技术介绍

1、随着物联网技术的发展，许多设备可以实现通信和协调工作，为了保障通信质量或者协调工作的要求，需要给每个物联网节点提供用于同步的高精度实时时钟；现有的技术方案通过利用兆频级晶体振荡器生成实时时钟，并通过计数器对提供的实时时钟进行频率校准，从而提供高精度实时时钟，或者通过基于机器学习的振荡器来提供实时时钟，但现有的技术方案中基于机器学习或者计数器进行频率校准的校准时间长，消耗能量高；且现有技术方案采用辅助振荡器来启动兆频级晶体振荡器中的晶振进行工作，启动时间长，消耗能量高。

技术实现思路

1、本申请实施例的主要目的是提供一种时钟频率校准电路及校准方法，能够实现低能耗，快速启动和校准精度高。

2、为实现上述目的，本申请实施例的一方面提供了一种时钟频率校准电路，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准本文档来自技高网...

【技术保护点】

1.一种时钟频率校准电路，其特征在于，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准模块的输入端，所述频率校准模块的输出端连接所述数控振荡模块的输入端，所述数控振荡模块的输出端连接所述频率校准模块的输入端，所述数控振荡模块的输出端连接所述第二输出端，所述数控振荡模块的输出端连接所述频率倍增模块的输入端，所述频率倍增模块的输出端连接所述晶振模块的输入端；其中，

2.根据权利要求1所述的电路，其特征在于，所述频率校准模块包括相位误差检测器，数字比较器以及数字逻辑...

【技术特征摘要】

1.一种时钟频率校准电路，其特征在于，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准模块的输入端，所述频率校准模块的输出端连接所述数控振荡模块的输入端，所述数控振荡模块的输出端连接所述频率校准模块的输入端，所述数控振荡模块的输出端连接所述第二输出端，所述数控振荡模块的输出端连接所述频率倍增模块的输入端，所述频率倍增模块的输出端连接所述晶振模块的输入端；其中，

2.根据权利要求1所述的电路，其特征在于，所述频率校准模块包括相位误差检测器，数字比较器以及数字逻辑单元，所述相位误差检测器的输入端分别连接所述晶振模块的输出端和所述数控振荡模块的输出端，所述相位误差检测器的输出端连接所述数字比较器的输入端，所述数字比较器的输出端连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端连接所述数控振荡模块的输入端；其中，

3.根据权利要求2所述的电路，其特征在于，所述相位误差检测器包括第一计数器，第一鉴相器以及时间数字转换器，所述第一计数器的第一输入端连接所述晶振模块的输出端，所述第一计数器的第二输入端连接所述数控振荡模块输出端，所述第一计数器的输出端连接所述数字比较器的第一输入端，所述第一鉴相器的第一输入端连接所述晶振模块的输出端，所述第一鉴相器的第二输入端连接所...

【专利技术属性】
技术研发人员：骆睿，李家明，麦沛然，马许愿，
申请(专利权)人：澳门大学，
类型：发明
国别省市：