【技术实现步骤摘要】
本专利技术涉及时钟频率校准，尤其涉及一种时钟频率校准电路及校准系统。
技术介绍
1、随着物联网技术的发展，许多设备可以实现通信和协调工作，为了保障通信质量或者协调工作的要求，需要给每个物联网节点提供用于同步的高精度实时时钟；现有的技术方案通过利用兆频级晶体振荡器生成实时时钟，并通过计数器对提供的实时时钟进行频率校准，从而提供高精度实时时钟，或者通过基于机器学习的振荡器来提供实时时钟，但现有的技术方案中基于机器学习或者计数器进行频率校准的校准时间长，消耗能量高；且现有技术方案采用辅助振荡器来启动兆频级晶体振荡器中的晶振进行工作，启动时间长，消耗能量高。
技术实现思路
1、本申请实施例的主要目的是提供一种时钟频率校准电路及校准方法，能够实现低能耗，快速启动和校准精度高。
2、为实现上述目的，本申请实施例的一方面提供了一种时钟频率校准电路，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准模块的输入端，所述频率校准模块的输出端连接所述数控振荡模块的输入端，所述数控振荡模块的输出端连接所述频率校准模块的输入端，所述数控振荡模块的输出端连接所述第二输出端，所述数控振荡模块的输出端连接所述频率倍增模块的输入端，所述频率倍增模块的输出端连接所述晶振模块的输入端；其中，
3、所述晶振模块，用于生成高精度参考时钟，并将所述高精度参考时钟分别输出给所述第一输出端和
4、所述频率校准模块，用于根据所述高精度参考时钟和逐次逼近算法对所述数控振荡模块进行频率校准；
5、所述数控振荡模块，用于根据所述频率校准生成实时时钟，并将所述实时时钟分别输出给所述频率倍增模块、所述第二输出端以及所述频率校准模块；
6、所述频率倍增模块，用于根据所述实时时钟生成启动信号；
7、所述第一输出端，用于输出所述高精度参考时钟；
8、所述第二输出端，用于输出所述实时时钟。
9、在一些实施例中，所述频率校准模块包括相位误差检测器，数字比较器以及数字逻辑单元，所述相位误差检测器的输入端分别连接所述晶振模块的输出端和所述数控振荡模块的输出端，所述相位误差检测器的输出端连接所述数字比较器的输入端，所述数字比较器的输出端连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端连接所述数控振荡模块的输入端；其中，
10、所述相位误差检测器，用于根据所述高精度参考时钟和所述实时时钟确定第一数量，根据所述高精度参考时钟和所述实时时钟确定的若干个延迟结果，并将若干个所述延迟结果和所述第一数量输出给所述数字比较器；
11、所述数字比较器，用于根据所述第一数量和预设参数进行比较，确定第一比较结果，根据若干个所述延迟结果进行比较，确定第二比较结果，并将所述第一比较结果和所述第二比较结果输出给所述数字逻辑单元；
12、所述数字逻辑单元，用于根据所述第一比较结果或所述第二比较结果确定目标频率控制字，并将所述目标频率控制字输出至所述数控振荡模块。
13、在一些实施例中，所述相位误差检测器包括第一计数器，第一鉴相器以及时间数字转换器，所述第一计数器的第一输入端连接所述晶振模块的输出端，所述第一计数器的第二输入端连接所述数控振荡模块输出端，所述第一计数器的输出端连接所述数字比较器的第一输入端，所述第一鉴相器的第一输入端连接所述晶振模块的输出端，所述第一鉴相器的第二输入端连接所述数控振荡模块输出端，所述第一鉴相器的输出端连接所述时间数字转换器的输入端，所述时间数字转换器的输出端连接所述数字比较器的第二输入端；其中，
14、所述第一计数器，用于计算所述实时时钟的周期内所述高精度参考时钟的周期的第一数量，并将所述第一数量发送至所述数字比较器，以使所述数字比较器根据所述第一数量和所述预设参数进行比较；
15、所述第一鉴相器，用于对所述实时时钟的周期内若干连续个上升沿进行检测，确定若干个相位差，并将若干个所述相位差发送至所述时间数字转换器；
16、所述时间数字转换器，用于对若干个所述相位差进行转换，确定若干个所述延迟结果，并将若干个所述延迟结果输出至所述数字比较器。
17、在一些实施例中，所述频率倍增模块包括延时锁定单元和相位合成单元，所述延时锁定单元的输入端连接所述数控振荡模块的输出端，所述延时锁定单元的输出端连接所述相位合成单元的输入端，所述相位合成单元的输出端连接所述晶振模块的输入端；其中，
18、所述延时锁定单元，用于对所述实时时钟进行延时锁定，得到多个延时信号，并将多个所述延时信号输出给所述相位合成单元；
19、所述相位合成单元，用于对多个所述延时信号进行合成，确定目标高频信号，并将所述目标高频信号输出给所述晶振模块，以使所述晶振模块根据所述目标高频信号启动晶振核心。
20、在一些实施例中，所述延时锁定单元包括压控延时线、第一与门、启动控制电路、第二鉴相器、第一电荷泵、第一开关以及第一电容器；其中，
21、所述压控延时线的第一输出端连接所述相位合成单元的输入端，所述压控延时线的第二输出端连接所述启动控制电路的第一输入端，所述压控延时线的第一输入端连接所述第一与门的输出端，所述压控延时线的第二输入端连接所述第一电荷泵的输出端；
22、所述第一与门的输出端连接所述启动控制电路的第二输入端；
23、所述启动控制电路的第一输出端连接所述第一开关，以使所述第一开关根据所述启动控制电路的输出信号进行动作；
24、所述启动控制电路的第二输出端连接所述第二鉴相器的第一输入端，所述启动控制电路的第三输出端连接所述第一鉴相器的第二输入端；
25、所述第二鉴相器的输出端连接所述第一电荷泵的输入端；
26、所述电荷泵的输出端连接所述第一开关的第一端，所述第一电荷泵的输出端连接所述第一电容器的第一端；
27、所述第一电容器的第二端接地，所述第一开关的第二端连接预设高电平信号。
28、在一些实施例中，所述相位合成单元包括选择器、第二计数器以及第一延时单元；其中，
29、所述选择器的第一输入端连接所述延时锁定单元的输出端，所述选择器的第二输入端连接所述第二计数器的输出端，所述选择器的输出端连接所述晶振模块；
30、所述第二计数器的输入端连接所述第一延时单元的输出端；
31、所述第一延时单元的输入端连接所述选择器的输出端。
32、在一些实施例中，所述数控振荡模块包括第一反相延时模块，第二反相延时模块，第三反相延时模块，第四反相延时模块以及第一反相器；其中，
33、所述第一反相延时模块的输出端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第二反相延时模块的输入端；
34、所述第二反相延时模块的输出端本文档来自技高网...
【技术保护点】
1.一种时钟频率校准电路，其特征在于，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准模块的输入端，所述频率校准模块的输出端连接所述数控振荡模块的输入端，所述数控振荡模块的输出端连接所述频率校准模块的输入端，所述数控振荡模块的输出端连接所述第二输出端，所述数控振荡模块的输出端连接所述频率倍增模块的输入端，所述频率倍增模块的输出端连接所述晶振模块的输入端；其中，
2.根据权利要求1所述的电路，其特征在于，所述频率校准模块包括相位误差检测器，数字比较器以及数字逻辑单元，所述相位误差检测器的输入端分别连接所述晶振模块的输出端和所述数控振荡模块的输出端，所述相位误差检测器的输出端连接所述数字比较器的输入端，所述数字比较器的输出端连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端连接所述数控振荡模块的输入端；其中，
3.根据权利要求2所述的电路，其特征在于，所述相位误差检测器包括第一计数器，第一鉴相器以及时间数字转换器，所述第一计数器的第一输入端
4.根据权利要求1所述的电路，其特征在于，所述频率倍增模块包括延时锁定单元和相位合成单元，所述延时锁定单元的输入端连接所述数控振荡模块的输出端，所述延时锁定单元的输出端连接所述相位合成单元的输入端，所述相位合成单元的输出端连接所述晶振模块的输入端；其中，
5.根据权利要求4所述的电路，其特征在于，所述延时锁定单元包括压控延时线、第一与门、启动控制电路、第二鉴相器、第一电荷泵、第一开关以及第一电容器；其中，
6.根据权利要求4所述的电路，其特征在于，所述相位合成单元包括选择器、第二计数器以及第一延时单元；其中，
7.根据权利要求1所述的电路，其特征在于，所述数控振荡模块包括第一反相延时模块，
8.根据权利要求7所述的电路，其特征在于，每个所述反相延时模块包括第二反相器和第二延时单元；其中，
9.根据权利要求1所述的电路，其特征在于，所述电路还包括有限状态机，所述有限状态机的输入端连接所述数控振荡模块的输出端，所述有限状态机的第一输出端连接所述晶振模块；其中，
10.一种时钟频率校准系统，其特征在于，所述系统包括权利要求1至9任一项所述的时钟频率校准电路和负电压发生器；其中，
...【技术特征摘要】
1.一种时钟频率校准电路，其特征在于，所述电路包括晶振模块、频率校准模块、频率倍增模块、数控振荡模块、第一输出端以及第二输出端，所述晶振模块的输出端连接所述第一输出端，所述晶振模块的输出端连接所述频率校准模块的输入端，所述频率校准模块的输出端连接所述数控振荡模块的输入端，所述数控振荡模块的输出端连接所述频率校准模块的输入端，所述数控振荡模块的输出端连接所述第二输出端，所述数控振荡模块的输出端连接所述频率倍增模块的输入端，所述频率倍增模块的输出端连接所述晶振模块的输入端；其中，
2.根据权利要求1所述的电路，其特征在于，所述频率校准模块包括相位误差检测器，数字比较器以及数字逻辑单元，所述相位误差检测器的输入端分别连接所述晶振模块的输出端和所述数控振荡模块的输出端，所述相位误差检测器的输出端连接所述数字比较器的输入端，所述数字比较器的输出端连接所述数字逻辑单元的输入端，所述数字逻辑单元的输出端连接所述数控振荡模块的输入端；其中，
3.根据权利要求2所述的电路，其特征在于，所述相位误差检测器包括第一计数器，第一鉴相器以及时间数字转换器，所述第一计数器的第一输入端连接所述晶振模块的输出端，所述第一计数器的第二输入端连接所述数控振荡模块输出端，所述第一计数器的输出端连接所述数字比较器的第一输入端，所述第一鉴相器的第一输入端连接所述晶振模块的输出端，所述第一鉴相器的第二输入端连接所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。