【技术实现步骤摘要】
本说明书实施例涉及天线工程，特别涉及一种数字相控阵天线同步方法。
技术介绍
1、数字相控阵天线包含多个收发组件，它们需要在时钟的控制下完成信号的同步发射与接收，这要求时钟信号的生成与分发需要受到严格的约束，以保证所有收发组件的时钟对齐。
2、现有技术多通过硬件设计方法减小时钟信号生成模块(定时模块)到各收发组件间的时钟差异，例如考虑等长印制板走线、等长传输线缆、材料温度特性、特制的延时芯片等，这就对硬件设计提出了较高的要求，设计的灵活性受到限制，特制的延时芯片也使得成本较高。
3、有鉴于此，如何提供一种数字相控阵天线同步方法，解决硬件设计难度大和成本高的问题，成为当前亟需解决的技术问题。
技术实现思路
1、有鉴于此，本说明书实施例提供了一种应用于定时模块端的数字相控阵天线同步方法。本说明书一个或者多个实施例同时涉及一种应用于收发组件端的数字相控阵天线同步方法、一种应用于定时模块端的数字相控阵天线同步装置、一种应用于收发组件端的数字相控阵天线同步装置以及一种电子设备，以解决现有技术中存在的硬件设计难度大，成本高的技术缺陷。
2、根据本说明书实施例的第一方面，提供了一种数字相控阵天线同步方法，应用于定时模块端，包括：
3、将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，其中，至少两路所述同步信号从fpga的io管脚输出，上升沿对齐；
4、在至少两个所述收发组件的fpga，对所述同步信号进行处
5、根据本说明书实施例的第二方面，提供了一种数字相控阵天线同步装置，应用于定时模块端，包括：
6、同步信号传输模块，被配置为将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，其中，至少两路所述同步信号从fpga的io管脚输出，上升沿对齐；
7、回路信号接收模块，被配置为在至少两个所述收发组件的fpga，对所述同步信号进行处理，得到回送信号后，接收至少两路回路信号，其中，所述回路信号上升沿不对齐。
8、根据本说明书实施例的第三方面，提供了一种数字相控阵天线同步方法，应用于收发组件端，包括：
9、至少两个收发组件，同步接收定时模块传输的至少两路同步信号，其中，至少两路所述同步信号从fpga的io管脚输出，上升沿对齐；
10、基于所述收发组件的fpga，将所述同步信号，通过rs422芯片电平转换为差分信号，并将所述同步信号对应的差分信号回送给定时模块。
11、根据本说明书实施例的第四方面，提供了一种数字相控阵天线同步装置，应用于收发组件端，包括：
12、同步信号接收模块，被配置为至少两个收发组件，同步接收定时模块传输的至少两路同步信号，其中，至少两路所述同步信号从fpga的io管脚输出，上升沿对齐；
13、差分信号回送模块，被配置为基于所述收发组件的fpga，将所述同步信号，通过rs422芯片电平转换为差分信号，并将所述同步信号对应的差分信号回送给定时模块。
14、根据本专利技术的第五方面，提供一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现本专利技术第一方面所述方法的步骤。
15、根据本专利技术的第六方面，提供一种计算机可读存储介质，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如本说明书实施例第一方面所述方法的步骤。
16、本说明书一个实施例提供的一种数字相控阵天线同步方法，应用于定时模块端，首先将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，其中，至少两路所述同步信号从fpga的io管脚输出，上升沿对齐；然后在至少两个所述收发组件的fpga，对所述同步信号进行处理，得到回送信号后，接收至少两路回路信号，其中，所述回路信号上升沿不对齐。
17、应用本说明书实施例提供的方法，自适应地进行数字相控阵天线多组件间地同步，使得硬件设计不在拘泥于等长设计，或高成本的延时芯片，提高了设计的灵活性，降低了硬件设计的难度和成本。
本文档来自技高网...【技术保护点】
1.一种数字相控阵天线同步方法，应用于定时模块端，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述将定时模块的FPGA产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
3.根据权利要求1所述的方法，其特征在于，所述将定时模块的FPGA产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
4.根据权利要求3所述的方法，其特征在于，所述以所述序列产生的时钟周期为基础，将定时模块的FPGA产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
5.一种数字相控阵天线同步方法，应用于收发组件端，其特征在于，包括：
6.一种数字相控阵天线同步装置，应用于定时模块端，其特征在于，包括：
7.一种数字相控阵天线同步装置，应用于收发组件端，其特征在于，包括：
8.一种计算机设备，其特征在于，所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1-4中任一项所述方法的步骤
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如权利要求1-4中任一项所述方法的步骤。
...【技术特征摘要】
1.一种数字相控阵天线同步方法，应用于定时模块端，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
3.根据权利要求1所述的方法，其特征在于，所述将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
4.根据权利要求3所述的方法，其特征在于，所述以所述序列产生的时钟周期为基础，将定时模块的fpga产生的至少两路同步信号，以差分的方式同步传输至至少两个收发组件，包括：
5.一种数字相控阵天...
【专利技术属性】
技术研发人员：周倩，孙伟玮，
申请(专利权)人：中国电子科技集团公司第二十研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。