【技术实现步骤摘要】
本专利技术涉及高速缓冲存储器(cache memory)。具体地，本专利技术涉及 能够不用等待对存储器的先前访问的响应就发布后续访问的高速缓冲存储 器，以及用于高速缓冲存储器的控制装置。
技术介绍
高速缓冲存储器通常被用来降低从处理器访问主存储器(main memory)的频次。已经对这种方法进行了研究，这是因为对减小完成对主 存储器的访问所花的时间的改进小于对增加处理器速度的改进。主存储器 相对便宜但是花费相对长的时间来完成访问，而高速缓冲存储器相对昂贵 但是花费相对短的时间来完成访问。可以通过实现高速缓冲存储器插入在 处理器和主存储器之间的分级存储机制来获得对成本和完成访问的时间两 者的降低。近年来，包含处理器的系统(包括多个处理器)越来越普及。在许多 存储设备中，上述存储机制的层级的级数增加了，以使得2级缓存(Level 2 cache)和3级缓存(Level 3 cache)被使用，并且2级和3级缓存由多 个处理器共享。当处理器访问高速缓冲存储器时，希望所需要的数据存在于高速缓冲 存储器中，但是，所需要的数据有时未存在于高速缓冲存储器中，这导致 缓存失效...
【技术保护点】
一种高速缓冲存储器，包括： 标记存储部件，该标记存储部件包括 多个条目，每个条目包括 标记地址，以及 未决指示部分， 至少一个条目将由访问地址中的第一地址部分引用； 数据存储部件，被配置为存储与每个条目相 对应的数据； 标记控制部件，被配置为将所述访问地址中不同于所述第一地址部分的第二地址部分与包括在所引用的至少一个条目的每个条目中的标记地址相比较，来检测标记地址与所述第二地址部分相匹配的条目，并且，当包括在检测到的条目中的所述未决指示 部分指示未决时，使得与所述访问地址相关的访问被暂停；以及 ...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：平尾太一，大泽尚学，长谷川浩一，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。