【技术实现步骤摘要】
本专利技术涉及非易失性存储器，特别涉及一种组对结构非易失性存储器及其擦除、编程、读取方法。
技术介绍
1、非易失性存储器（nvm）广泛地运用于我们日常生活的各个领域，包括嵌入式系统、数据存储类产品以及物联网系统。nvm存储芯片具有高密度、低价格、电可编程、可擦除等优点。随着工艺技术节点的不断缩小，非易失性存储器的存储单元（cell）尺寸相应地缩小。由于存储单元对外围辅助电路需要有较好的匹配性，因而对存储模块及其外围辅助电路的性能和集成度等提出了更高的要求。
2、目前的非易失性存储器中，位线和字线通常呈正交构造，存储单元以矩阵方式排布，在操作非易失性存储器时，需要对单个存储单元进行寻址。字线将同一行的存储单元的栅极连接在一起，位线将同一列的存储单元的源极或漏极连接在一起，但有时为了减小读写过程中对所存储数据的干扰和减小高压驱动电路电荷泵（charge pump）的负载和面积，通常会将一整列上的存储单元在位线连接上分成若干个独立的局部位线（localbitline）, 每列的局部位线经由局部位线选择电路与全局位线（global bitline）相连。
3、由于每条局部位线均具有对应的位线选择电路，因此非易失性存储器的局部位线选择电路的复杂度以及所用器件的种类、数量、版图的实现都会直接影响到整个存储模块的性能。目前，非易失性存储器的位线选择电路较为复杂，需要进一步优化。
技术实现思路
1、本专利技术的目的之一是提供一种组对结构非易失性存储器，其位线选择电路的复杂度
2、为了实现上述目的，本专利技术提供的组对结构非易失性存储器包括存储模块和与所述存储模块连接的位线选择电路；所述存储模块包括行列排布的多个组对存储单元，每个所述组对存储单元包括第一存储管和第二存储管，所述第一存储管的第二源漏极和同一所述组对存储单元的第二存储管的第一源漏极连接，所述第一存储管的栅极和所述第二存储管的栅极分别与两根不同的字线连接；所述位线选择电路包括多组位线选择管，一列所述组对存储单元对应一组位线选择管、一条全局位线、一条第一局部位线和一条第二局部位线；一组位线选择管包括第一选择管、第二选择管、第三选择管和第四选择管，所述第一选择管的第二端和所述第二选择管的第一端均与对应的所述全局位线连接，所述第一选择管的第一端与对应的所述第一局部位线连接，所述第二选择管的第二端与对应的所述第二局部位线连接，所述组对存储单元的第一存储管的第一源漏极与对应的所述第二局部位线连接，所述组对存储单元的第二存储管的第二源漏极与对应的所述第一局部位线连接，所述第三选择管的第二端和所述第四选择管的第一端均与全局源线连接，所述第三选择管的第一端与对应的所述第二局部位线连接，所述第四选择管的第二端与对应的所述第一局部位线连接。
3、可选的，所述第一选择管、所述第二选择管、所述第三选择管、所述第四选择管和所述存储模块形成在同一阱区内；一列所述组对存储管单元和该列组对存储单元对应的所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管共用同一有源区。
4、可选的，所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管为同一导电类型的晶体管。
5、可选的，所述第一选择管和所述第二选择管位于所述存储模块的一侧，所述第三选择管和所述第四选择管位于所述存储模块的另一侧。
6、可选的，所述全局位线、所述第一局部位线和所述第二局部位线均沿所述组对存储单元排列的列方向伸长；所述全局源线沿所述组对存储单元排列的行方向伸长。
7、可选的，同一所述组对存储单元的两个存储管沿列方向排布；针对同一列的相邻两个所述组对存储单元，两个第一存储管相互靠近且两个第二存储管位于两个第一存储管的两侧，或者，两个第二存储管相互靠近且两个第一存储管位于两个第二存储管的两侧。
8、可选的，在对所述组对存储单元进行读取操作时，所述组对存储单元连接的所述第一局部位线和所述第二局部位线中的一个作为位线，另一个作为源线。
9、本专利技术还提供上述的组对结构非易失性存储器的擦除方法。所述组对结构非易失性存储器的擦除方法包括将需要擦除的存储管作为选中存储管；对所述存储模块所在的阱区施加正电压；对所述选中存储管连接的字线施加负电压，未选中的存储管连接的字线施加正电压；对所述全局位线施加正电压；以及对所述全局源线施加正电压。
10、本专利技术还提供上述的组对结构非易失性存储器的编程方法。所述组对结构非易失性存储器的编程方法包括：将需要编程的存储管作为选中存储管，将所述选中存储管所在的存储模块作为选中存储模块；对所述选中存储模块所在的阱区施加第一负电压；对所述选中存储管连接的字线施加正电压，对其余的字线施加第二负电压，所述第二负电压的绝对值小于所述第一负电压的绝对值；所述选中存储管对应的全局位线施加第一负电压，对其余的全局位线施加抑制正电压；对所述选中存储模块对应的第一选择管和第二选择管的栅极均施加第一正电压，所述第一正电压大于所述抑制正电压；对所述全局源线施加第二负电压；以及对所述选中存储模块对应的第三选择管和第四选择管的栅极均施加第一负电压。
11、本专利技术还提供上述的组对结构非易失性存储器的读取方法。所述组对结构非易失性存储器的读取方法包括：将需要读取的存储管作为选中存储管，所述选中存储管所在的存储模块作为选中存储模块；对所述选中存储模块所在的阱区施加零伏电压；对所述选中存储管连接的字线施加零伏电压，对所述选中存储管所在的组对存储单元的另一存储管连接的字线施加开启正电压以使该存储管为开启状态，对所述选中存储模块中与选中组对存储单元不同行的组对存储管单元连接的字线施加关断电压以使所述选中存储模块的未选中组对存储单元为关闭状态；对所述选中存储管对应的全局位线施加读取电压，对其余的全局位线施加零伏电压或者其余的全局位线悬置；对所述全局源线施加零伏电压；以及针对所述选中存储模块对应的位线选择管，对所述第一选择管的栅极施加使所述第一选择管开启的电压，对所述第二选择管的栅极施加使所述第二选择管关闭的电压，对所述第三选择管的栅极施加使所述第三选择管开启的电压，对所述第四选择管的栅极施加使所述第四选择管关闭的电压。
12、本专利技术提供的组对结构非易失性存储器具有以下优势：（1）所述组对结构非易失性存储器中，一根全局位线对应两根局部位线，两根局部位线可以互为位线和源线；（2）所述组对结构非易失性存储器的全局和局部位线选择电路结构既能满足存储模块不同工作模式下电压的传输要求，且简化了电路复杂度，减小了位线选择电路占用的版图面积，从而减小了位线选择电路占用的芯片面积，降低了芯片的综合成本；（3）对所述组对结构非易失性存储器进行读取、擦除和编程的逻辑控制信号简单；（4）位线选择电路所用选择管与存储模块可以共用阱区和有源区，位线选择电路与存储模块之间无需设置隔离结构，存储模块的局部位线可以与位线选择电路的选择管直接相连，有利于节省版本文档来自技高网...
【技术保护点】
1.一种组对结构非易失性存储器，其特征在于，包括存储模块和与所述存储模块连接的位线选择电路；
2.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管、所述第二选择管、所述第三选择管、所述第四选择管和所述存储模块形成在同一阱区内；一列所述组对存储管单元和该列组对存储单元对应的所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管共用同一有源区。
3.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管为同一导电类型的晶体管。
4.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管和所述第二选择管位于所述存储模块的一侧，所述第三选择管和所述第四选择管位于所述存储模块的另一侧。
5.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述全局位线、所述第一局部位线和所述第二局部位线均沿所述组对存储单元排列的列方向伸长；所述全局源线沿所述组对存储单元排列的行方向伸长。
6.如权利要求1所述的组对结构非易失性存储器，其特征
7.如权利要求1所述的组对结构非易失性存储器，其特征在于，在对所述组对存储单元进行读取操作时，所述组对存储单元连接的所述第一局部位线和所述第二局部位线中的一个作为位线，另一个作为源线。
8.一种如权利要求1至7任一项所述的组对结构非易失性存储器的擦除方法，其特征在于，包括：
9.一种如权利要求1至7任一项所述的组对结构非易失性存储器的编程方法，其特征在于，包括：
10.一种如权利要求1至7任一项所述的组对结构非易失性存储器的读取方法，其特征在于，包括：
...【技术特征摘要】
1.一种组对结构非易失性存储器，其特征在于，包括存储模块和与所述存储模块连接的位线选择电路；
2.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管、所述第二选择管、所述第三选择管、所述第四选择管和所述存储模块形成在同一阱区内；一列所述组对存储管单元和该列组对存储单元对应的所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管共用同一有源区。
3.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管、所述第二选择管、所述第三选择管和所述第四选择管为同一导电类型的晶体管。
4.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述第一选择管和所述第二选择管位于所述存储模块的一侧，所述第三选择管和所述第四选择管位于所述存储模块的另一侧。
5.如权利要求1所述的组对结构非易失性存储器，其特征在于，所述全局位线、所述第一局部位线和所述第二局部位线均沿所述组对存储单元...
【专利技术属性】
技术研发人员：陈永耀，薛磊，金波，
申请(专利权)人：宁波领开半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。