System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及半导体制造,具体涉及一种半导体结构及其制备方法、相变存储器。
技术介绍
1、相变存储器(英文全称:phase-change random access memory,简称:pcram)利用电脉冲作用下产生的焦耳热使得存储介质在晶态(低阻态)和非晶态(高阻态)之间相互转换,低阻态和高阻态之间的阻值差异明显,从而实现信息的写入与擦除,信息的读取则靠测量电阻的变化来实现。
2、其中,选通器是相变存储器的核心组成部分,选通器包括选通层,当选通层由高阻态转变为低阻态时,选通器处于开启状态;当选通层由低阻态转变为高阻态时,选通器处于关闭状态。目前,通常使用基于非晶硫系材料的双向阈值开关(英文全称:ovonicthreshold switching,简称:ots)作为相变存储器的选通层。
3、然而,选通器的电压漂移会影响到读取过程对存储状态的判断,进而影响相变存储器的性能。因此,如何进一步改进选通层,提高双向阈值开关的性能,以降低电压漂移,提高相变存储器的性能,是本领域技术人员亟需解决的技术问题。
技术实现思路
1、本申请提供一种半导体结构及其制备方法、相变存储器,能够提高双向阈值开关的性能,以降低电压漂移,提高相变存储器的性能。
2、第一方面,本申请提供一种半导体结构,所述半导体结构包括选通层,所述选通层包括第一选通部和第二选通部,所述第一选通部和所述第二选通部的至少一个中掺杂有第一掺杂物,且所述第一选通部和所述第二选通部中的所述第一掺杂物的掺杂种
3、可选的,所述第一选通部和所述第二选通部在第一方向上层叠设置;或,所述第一选通部和所述第二选通部在第二方向上并列设置,其中,所述第一方向和所述第二方向垂直。
4、可选的,所述半导体结构还包括第三选通部,所述第一选通部分别与所述第二选通部、所述第三选通部连接设置,所述第三选通部与所述第一选通部中的第一掺杂物的掺杂种类和/或掺杂浓度不同。
5、可选的,所述第一选通部和所述第二选通部为一体成型结构。
6、可选的,所述第一选通部和所述第二选通部为分体成型结构。
7、第二方面,本申请提供一种半导体结构的制备方法,所述半导体结构包括选通层,所述半导体结构的制备方法包括以下步骤:
8、制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层;
9、其中,所述选通层包括第一选通部和第二选通部,所述第一选通部和所述第二选通部的至少一个中掺杂有所述第一掺杂物,且所述第一选通部和所述第二选通部中的第一掺杂物的掺杂种类和/或掺杂浓度不同。
10、可选的,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
11、制备一所述选通薄膜;
12、通过离子注入工艺向所述选通薄膜的上半部分引入所述第一掺杂物,以使所述上半部分形成所述第二选通部,所述选通薄膜的下半部分形成所述第一选通部;
13、其中,所述第一选通部和所述第二选通部为一体成型结构。
14、可选的,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
15、制备第一选通薄膜;
16、通过离子注入工艺向所述第一选通薄膜中引入所述第一掺杂物,以形成所述第一选通部;
17、在所述第一选通部朝向第一方向或第二方向的一侧制备第二选通薄膜以形成所述第二选通部;所述第一方向与所述第二方向垂直。
18、可选的,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
19、制备一所述选通薄膜;
20、通过离子注入工艺向所述选通薄膜的第一区域内引入所述第一掺杂物,以使所述第一区域内的所述选通薄膜形成为所述第一选通部,所述第一区域外的所述选通薄膜形成为所述第二选通部;或,
21、通过离子注入工艺向所述选通薄膜的第一区域内引入第一掺杂浓度第一掺杂种类的所述第一掺杂物,以使所述第一区域内的所述选通薄膜形成为所述第一选通部;向所述选通薄膜的第二区域内引入第二掺杂浓度第二掺杂种类的所述第一掺杂物,以使所述第二区域内的所述选通薄膜形成为所述第二选通部;其中,所述第一掺杂浓度与所述第二掺杂浓度不同或/和所述第一掺杂种类与所述第二掺杂种类不同。
22、第三方面,本申请提供一种相变存储器,所述相变存储器包括上述半导体结构,以及在第一方向上依次层叠设置的第一电极层、第二电极层、相变存储层和第三电极层,其中,所述半导体结构设置在所述第一电极层和所述第二电极层之间。
23、本申请提供一种半导体结构及其制备方法、相变存储器,所述半导体结构包括选通层,所述选通层包括第一选通部和第二选通部,所述第一选通部和所述第二选通部的至少一个中掺杂有第一掺杂物,且所述第一选通部和所述第二选通部中的所述第一掺杂物的掺杂种类和/或掺杂浓度不同,本申请通过在选通层中的所述第一选通部和所述第二选通部的至少一个中掺杂第一掺杂物,并使所述第一选通部和所述第二选通部中的第一掺杂物的掺杂种类和/或掺杂浓度不同,从而能够有效提高双向阈值开关的性能,从而降低电压漂移,进而,能够提高相变存储器的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构,其特征在于,所述半导体结构包括选通层,所述选通层包括第一选通部和第二选通部,所述第一选通部和所述第二选通部的至少一个中掺杂有第一掺杂物,且所述第一选通部和所述第二选通部中的所述第一掺杂物的掺杂种类和/或掺杂浓度不同。
2.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部在第一方向上层叠设置;或,所述第一选通部和所述第二选通部在第二方向上并列设置,其中,所述第一方向和所述第二方向垂直。
3.根据权利要求1或2所述的半导体结构,其特征在于,所述半导体结构还包括第三选通部,所述第一选通部分别与所述第二选通部、所述第三选通部连接设置,所述第三选通部与所述第一选通部中的第一掺杂物的掺杂种类和/或掺杂浓度不同。
4.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部为一体成型结构。
5.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部为分体成型结构。
6.一种半导体结构的制备方法,所述半导体结构包括选通层,其特征在于,所述半导体结构的制备
7.根据权利要求6所述的半导体结构的制备方法,其特征在于,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
8.根据权利要求6所述的半导体结构的制备方法,其特征在于,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
9.根据权利要求6所述的半导体结构的制备方法,其特征在于,所述制备选通薄膜,通过离子注入工艺向所述选通薄膜中引入第一掺杂物,以形成所述选通层的步骤包括:
10.一种相变存储器,其特征在于,所述相变存储器包括如权利要求1-5任一项所述半导体结构,以及在第一方向上依次层叠设置的第一电极层、第二电极层、相变存储层和第三电极层,其中,所述半导体结构设置在所述第一电极层和所述第二电极层之间。
...【技术特征摘要】
1.一种半导体结构,其特征在于,所述半导体结构包括选通层,所述选通层包括第一选通部和第二选通部,所述第一选通部和所述第二选通部的至少一个中掺杂有第一掺杂物,且所述第一选通部和所述第二选通部中的所述第一掺杂物的掺杂种类和/或掺杂浓度不同。
2.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部在第一方向上层叠设置;或,所述第一选通部和所述第二选通部在第二方向上并列设置,其中,所述第一方向和所述第二方向垂直。
3.根据权利要求1或2所述的半导体结构,其特征在于,所述半导体结构还包括第三选通部,所述第一选通部分别与所述第二选通部、所述第三选通部连接设置,所述第三选通部与所述第一选通部中的第一掺杂物的掺杂种类和/或掺杂浓度不同。
4.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部为一体成型结构。
5.根据权利要求1所述的半导体结构,其特征在于,所述第一选通部和所述第二选通部为...
【专利技术属性】
技术研发人员:雅典波罗,骆金龙,
申请(专利权)人:新存科技武汉有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。