【技术实现步骤摘要】
本专利技术属于集成电路领域，涉及一种低直流失调的时钟缓冲器链。
技术介绍
1、在多通道收发器中，一般采用锁相环提供全局差分时钟，并分配到各个收发器中，在本地生成正交时钟。时钟通路包括缓冲器链，正交分频器，正交误差消除器等，如图1所示。
2、锁相环产生高频差分时钟，并通过缓冲器链传输；正交分频器将缓冲器链的时钟输出转换为半速率正交时钟；正交误差消除器可消除残余正交误差并确保相位精度。
3、在缓冲器链中，由于电路失配和版图具有不对称性，会产生直流偏移。由于缓冲器的增益应大于1以避免信号幅度衰减，因此直流偏移会在传输过程中放大和积累。直流偏移会影响差分时钟的过零点位置，造成占空比误差，并使分频器输出产生正交误差。如图2所示，vp-n是理想的差分时钟，v’p-n是具有正向直流偏移的非理想时钟，上升沿较早，下降沿较晚。经过如图3所示的正交分频器，cki和ckq分别由v’p-n的上升沿和下降沿触发，最终产生大于90°的相位差。如图4所示，正交误差与直流偏移成正比。
4、由于直流偏移会导致正交误差，因此需要在缓冲器...
【技术保护点】
1.一种低直流失调的时钟缓冲器链，其特征在于，包括多级缓冲器，每一级可以使用高通缓冲器或共源差分放大器，将来自锁相环的全局差分时钟传输到收发机中，收发机中的正交分频器将其分频，本地生成正交时钟。
2.根据权利要求1所述的一种低直流失调的时钟缓冲器链，其特征在于，高通缓冲器包括一对漏极电阻R1和R2，一对差分输入NMOS晶体管M1和M2，一对尾电流源I1和I2，一个NMOS晶体管M3，一个电容器Cs，Rs表示节点SP和SN之间的等效并联电阻，包括NMOS晶体管M3的电阻和电流源的内阻ro。NMOS晶体管M1栅极连接输入端VinP，漏极连接输出端VoutN和电...
【技术特征摘要】
1.一种低直流失调的时钟缓冲器链，其特征在于，包括多级缓冲器，每一级可以使用高通缓冲器或共源差分放大器，将来自锁相环的全局差分时钟传输到收发机中，收发机中的正交分频器将其分频，本地生成正交时钟。
2.根据权利要求1所述的一种低直流失调的时钟缓冲器链，其特征在于，高通缓冲器包括一对漏极电阻r1和r2，一对差分输入nmos晶体管m1和m2，一对尾电流源i1和i2，一个nmos晶体管m3，一个电容器cs，rs表示节点sp和sn之间的等效并联电阻，包括nmos晶体管m3的电阻和电流源的内阻ro。nmos晶体管m1栅极连接输入端vinp，漏极连接输出端voutn和电阻r1，源极sp连接尾电流源i1；nmos晶体管m2栅极连接输入端vinn，漏极连接输出端voutp和电阻r2，源极sn连接尾电流源i2；电阻r1和r...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。