【技术实现步骤摘要】
本专利技术涉及一种制造bcd技术中的集成电路的方法，用于在集成电路中限制基板电流(即，显著抑制在集成电路的基板的远离表面的子区域上少数电荷载流子的电流的表达)和/或用于在吸收光子时有效地增加有效检测深度。本专利技术还涉及一种集成电路，用于在集成电路中限制基板电流和/或用于在吸收光子时增加有效检测深度。
技术介绍
1、在多种bcd技术中，提出了单片集成电路，其可以包括双极晶体管，普通cmos晶体管以及所谓的dmos晶体管。在bcd技术中实现的电路的应用例如是dc/dc转换器、电机驱动器和其他高度集成的电力电子电路(智能电源)。
2、bcd技术的集成电路的载流子基板通常是低掺杂的并且包括同样低掺杂的外延生长层。由于低掺杂，注入到基板中的少数电荷载流子只能以相对极低的时间速率复合，因此具有长的寿命，并且因此在基板中还具有长的扩散长度。结果，电流出现在基板中，这可能使集成电路的水平空间上较远的区域无意中彼此导电。因此，基板电流注入可能使集成电路的功能和空间分离的电路区域之间发生不期望的寄生相互作用。
3、限制这些基板电流的一种方法是使用深沟槽(dti)形式的介电隔离或者通过使用所谓的soi材料来代替通常使用的结隔离，从而抑制不期望的电荷载流子电流。然而，这些方法复杂和/或使工艺更昂贵。
4、限制这些基板电流的另一种方法是显著减小集成电路的基板厚度。然而，其缺点在于，具有机械处理变得复杂，热条件改变还非常大。通常为硅的载流子基板通常是良好的热导体，并且因其体积或质量也是大的储热器。
5、避免
6、阻止这种寄生基板电流的另一种方法是使用高掺杂的基板来代替低掺杂的基板，如由p.bucella等人的“parasitic substrate coupling in high voltage integratedcircuits(高电压集成电路中的寄生基板连接)”(springer出版，第14-15页和第82页(2018)，https://doi.org/10.1007/978-3-319-74382-0)中公开的。
7、高掺杂的基板允许出现的基板电流的电荷载流子快速复合，从而使电荷载流子的范围大大减少。
8、然而，因为低掺杂的基板通常用于bcd技术的生产，所以为bcd技术提供其中可能出现寄生基板电流的高掺杂的基板会导致高物流成本。此外，使用不同的基板通常还需要对工艺进行完全或至少部分的重新授权。
技术实现思路
1、因此，本专利技术的任务是提供一种用于改进bcd技术中的集成电路实现的解决方案，所述集成电路限制了基板电流，其中该解决方案应是有成本效益的并且该解决方案不应包括标准制造工艺的重大技术变化，还不增加生产中的物流耗费。
2、为了解决该问题，提出了以下说明的方法和装置。
3、下面的说明也揭示了本专利技术的其他优选实施方案。
4、提出的解决方案提供了一种制造bcd技术中的集成电路的方法，所述集成电路用于限制基板电流和/或用于在光子吸收到所述集成电路中时增加有效检测深度，所述方法包括以下步骤：
5、i.将第一导电类型的高掺杂的附加区域引入在第一导电类型的低掺杂的基板上；
6、ii.将第一导电类型的高掺杂的第一区域引入在预定的第一区域中，第一区域与所述附加区域相距最小距离；
7、iii.将第二导电类型的高掺杂的第二区域引入在预定的第二区域中，第二区域与所述附加区域相距所述最小距离；
8、iv.施加第一导电类型或第二导电类型的epi层；和
9、v.在所述bcd技术的顶面上加工所述集成电路。
10、特别地，所述集成电路通过所述bcd技术的上侧的触点电气接触。
11、特别地，所述触点的接触区域通过隔离区域彼此电气绝缘。
12、在所述方法的第一实施方案中，在工艺步骤i中，所述高掺杂的附加区域通过高能注入而注入到所述低掺杂的基板中，使得所述附加区域埋入在所述基板中，并且随后引入的第一区域和第二区域与所述附加区域相距所述最小距离。
13、特别地，所述基板中的所述附加区域的插入深度至少等于所述最小距离。
14、特别地，所述高能注入使所述附加区域下沉到所述基板中。
15、特别地，所述附加区域通过高能注入而下沉到所述基板中。
16、特别地，所述附加区域从所述基板的顶部凹入到所述基板中，使得所述基板的在所述附加区域上方的部分具有至少等于所述最小距离的厚度。
17、特别地，注入所述基板中的所述附加区域与所述基板的顶面具有至少所述最小距离，第一区域和第二区域被引入在所述顶面上。
18、特别地，所述最小距离最小为1μm。特别地，所述最小距离约为5μm。
19、特别地，mev范围内的能量用于将所述附加区域的高能注入到所述基板中。特别地，约1～10mev或甚至更高的能量用于将所述附加区域高能注入到所述基板中。
20、特别地，甚至可以在没有光刻掩模的情况下，即，在整个面上，将所述附加区域(高能)注入到所述基板中。这可以显著简化工艺控制。
21、在第二实施方案中，替代第一实施方案，在工艺步骤i中，通过光刻将所述附加区域引入到所述基板上。
22、特别地，所述附加区域在基板的一个区域上延伸，该区域对应于第一区域和第二区域的预定区域的至少一个投影区域。
23、特别地，所述附加区域在所述集成电路的引入有所述附加区域的基板的整个面上延伸。在这种情况下，引入附加区域的工艺步骤不需要掩模。
24、在所述方法的一个实施方案中，第一导电类型或第二导电类型的低掺杂的第一epi层通过外延而沉积在工艺步骤i中注入的所述附加区域上。
25、特别地，所述低掺杂的第一epi层沉积在注入有所述附加区域的所述基板的表面上。
26、特别地，所述低掺杂的第一epi层沉积在注入在所述基板上的所述附加区域上。
27、特别地，第一epi层具有至少等于所述最小距离的厚度。
28、在所述方法的一个实施方案中，在工艺步骤ii中引入的所述高掺杂的第一区域被引入在预定的第一区域中或在整个面上，其中第一区域
29、·当所述附加区域被注入在所述基板上时，其被引入在所述基板上，或
30、·其位于第一epi层上。
31、在所述方法的一个实施方案中，在工艺步骤iii中引入的所述高掺杂的第二区域被引入在预定的第二区域中，其中第二区域
32、·当所述附加区域被注入在所述基板时，其被引入在所述基板上，或
33、·其位于第一epi层上。
34、特别地，通过光刻将第一区域和/或第二区域引入在所述基板或第一epi层上。
35、特别地，通过注入将第一区域和/或第二区本文档来自技高网...
【技术保护点】
1.一种制造BCD技术(100)中的集成电路(120、140)的方法，所述集成电路用于限制基板电流和/或用于在光子(300)吸收到所述集成电路(140)中时增加有效检测深度，
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求1所述的方法，其特征在于，
4.根据权利要求2所述的方法，其特征在于，
5.根据权利要求2～4中任一项所述的方法，其特征在于，
6.根据权利要求2～5中任一项所述的方法，其特征在于，
7.根据前述权利要求中任一项所述的方法，其特征在于，
8.一种根据权利要求1～7中任一项所述的方法的BCD技术(100)中的集成电路(120、140)，用于限制基板电流和/或用于在光子(300)吸收到所述集成电路(120、140)中时增加有效检测深度，
9.根据权利要求8所述的集成电路(120、140)，其特征在于，
10.根据权利要求9所述的集成电路(120、140)，其特征在于，
11.根据权利要求8～10中任一项所述的集成电路(120、140)
12.根据权利要求11所述的集成电路(120、140)，其特征在于，
13.根据权利要求8～12中任一项所述的集成电路(120、140)，其特征在于，
14.根据权利要求8～13中任一项所述的集成电路(120、140)，其特征在于，
15.根据权利要求8～14中任一项所述的集成电路(120、140)，其特征在于，
16.根据权利要求8～15中任一项所述的集成电路(120、140)，其特征在于，
17.根据权利要求8～16中任一项所述的集成电路(120、140)，其特征在于，
18.根据权利要求8～17中任一项所述的集成电路(120、140)，其特征在于，
19.根据权利要求8～18中任一项所述的集成电路(120、140)，其特征在于，
20.根据权利要求10～19中任一项所述的集成电路(120、140)，其特征在于，
21.根据权利要求11～20中任一项所述的集成电路(120、140)，其特征在于，
22.根据权利要求8～21中任一项所述的集成电路(120、140)，其特征在于，
23.根据权利要求8～21中任一项所述的集成电路(120、140)，其特征在于，
...【技术特征摘要】
1.一种制造bcd技术(100)中的集成电路(120、140)的方法，所述集成电路用于限制基板电流和/或用于在光子(300)吸收到所述集成电路(140)中时增加有效检测深度，
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求1所述的方法，其特征在于，
4.根据权利要求2所述的方法，其特征在于，
5.根据权利要求2～4中任一项所述的方法，其特征在于，
6.根据权利要求2～5中任一项所述的方法，其特征在于，
7.根据前述权利要求中任一项所述的方法，其特征在于，
8.一种根据权利要求1～7中任一项所述的方法的bcd技术(100)中的集成电路(120、140)，用于限制基板电流和/或用于在光子(300)吸收到所述集成电路(120、140)中时增加有效检测深度，
9.根据权利要求8所述的集成电路(120、140)，其特征在于，
10.根据权利要求9所述的集成电路(120、140)，其特征在于，
11.根据权利要求8～10中任一项所述的集成电路(120、140)，其特征在于，
12.根据权利要求11所述的集成电路(12...
【专利技术属性】
技术研发人员：托马斯·罗特，尼尔斯·约翰内斯·金梅尔，
申请(专利权)人：艾尔默斯半导体欧洲股份公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。