【技术实现步骤摘要】
本专利技术涉及一种乱序缓冲器(out-of-order buffer)，且特别涉及一种具有要求顺序表(request sequence table)的乱序缓冲器及其相关控制方法。
技术介绍
1、众所周知，电脑系统的缓冲器(buffer)中包括队列(queue)，队列可以接收并暂存要求者(requestor)所发出的要求(request)，并将传送(send)这些要求至对应的目标元件(target device)。一般来说，要求者(requestor)可为电脑系统中的cpu或者输出入元件(i/o device)。而目标元件可为存储器、cpu或者i/o元件。再者，这些要求可为存储器读取要求(memory read request)、存储器写入要求(memory write request)、输出入读取要求(i/o read request)、输出入写入要求(i/o write request)、程序码拿取要求(codefetch request)等等。
2、举例来说，存储器读取要求(memory read request)与存储器写入要求(memorywrite request)可被传送至存储器，输出入读取要求(i/o read request)与输出入写入要求(i/o write request)可被传送至输出入元件。
3、由于众多的要求者会将要求暂存于缓冲器中，因此缓冲器的管理就很重要。最简单的管理方式就是利用先进先出队列(first-in-first-out queue，简称fifo队列)，fifo队列
4、在缓冲器中，控制电路(controlling circuit)可以从fifo队列中要求的排列顺序来得知要求(request)暂存在队列的存储顺序。举例来说，在队列中，排在队列最前面的要求(request)代表暂存在队列的时间最久，将会最早被传送至目标元件。排在最后面的要求(request)代表暂存在队列的时间最短，将会最后被传送至目标元件。
5、当然，如果队列是环形fifo队列(circular fifo queue)，则控制电路中可以提供两个指标(pointer)用来指示环形fifo队列中的最老要求(oldest request)以及最新要求(newest request)的位置。而根据最老要求以及最新要求之间的排列顺序，即可得知所有要求(request)暂存在队列的存储顺序。
6、然而，上述的管理方法无法适用在乱序缓冲器(out-of-order buffer)。乱序缓冲器中包括一乱序队列(out-of-order queue)，乱序队列中要求传送顺序与要求接收的顺序无关。因此，乱序缓冲器的控制电路需要利用其他的方式来记录暂存在队列中多个要求(request)的先后顺序。
技术实现思路
1、本专利技术涉及一种乱序缓冲器。乱序缓冲器包括一乱序队列与一控制电路。乱序队列包括一要求顺序表与一要求存储元件；以及，控制电路，连接至该乱序队列，其中该控制电路可接收多个要求并暂存于该乱序队列，且该控制电路可传送该些要求至对应的多个目标元件，并退休该些要求。该要求顺序表具有m×n个指示单元，该要求顺序表包括m个入口指示列，每一该入口指示列包括n个指示单元。该要求存储元件包括m个存储单元，对应至该要求顺序表的该m个入口指示列。该要求顺序表记录该m个存储单元中是否暂存一笔要求，且该要求顺序表记录该些要求的存储顺序。m与n为正整数，且n小于等于m。该m个入口指示列包括一编号1入口指示列，对应至该m个存储单元中的一第一存储单元；当该编号1入口指示列的该n个指示单元都未被设定时，该第一存储单元为一自由入口，该第一存储单元未暂存要求；以及，当该编号1入口指示列的该n个指示单元其中之一被设定且(n-1)个存储单元未被设定时，该第一存储单元为一使用入口，该第一存储单元暂存一第一要求。
2、本专利技术涉及一种乱序缓冲器的管理方法，该乱序缓冲器包括一乱序队列与一控制电路，该乱序缓冲器包括一要求顺序表与一要求存储元件，该控制电路包括一分配控制器、一解分配控制器与一配置控制器，该要求顺序表具有m×n个指示单元，该要求顺序表包括m个入口指示列，每一该入口指示列包括n个指示单元。该管理方法包括下列步骤：(a)接收一要求；(b)根据该要求顺序表的内容，判断是否有尚有至少一个该自由入口；(c)当没有该自由入口时，阻挡该要求，并回到该步骤(b)；(d)当有该自由入口时，判断该分配控制器的一使用行是否为该要求顺序表中的一最后一行；(e)当该使用行为该要求顺序表中的该最后一行，且所有自由入口编号小于一最新使用入口编号时，阻挡该要求，并回到该步骤(b)；(f)当该使用行是该要求顺序表中的该最后一行，且不是所有自由入口编号小于一最新使用入口编号时，选择一自由入口编号大于该最新使用编号的该自由入口来暂存该要求，并设定该自由入口位于该使用行的该指示单元；(g)当该使用行不是该要求顺序表中的该最后一行，且不是所有自由入口编号都小于该最新使用入口编号时，选择一自由入口编号大于该最新使用编号的该自由入口来暂存该要求，并设定该自由入口位于该使用行的该指示单元；以及(h)当该使用行不是该要求顺序表中的该最后一行，且所有自由入口编号都小于该最新使用入口编号时，选择该自由入口编号最小的该自由入口来暂存该要求，将该使用行更改为该使用行的下一行，并设定该选定自由入口位于该使用行的该指示单元。
3、为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合说明书附图，作详细说明如下：
本文档来自技高网...【技术保护点】
1.一种乱序缓冲器，包括：
2.如权利要求1所述的乱序缓冲器，其中该m个入口指示列还包括一编号2入口指示列，对应至该m个存储单元中的一第二存储单元；该第一存储单元暂存该第一要求，且该第二存储单元暂存一第二要求；当该编号1入口指示列中被设定的该指示单元与该编号2入口指示列中被设定的该指示单元位在相同行时，该第一要求的一第一暂存时间大于该第二要求的一第二暂存时间；以及，当该编号1入口中被设定的该指示单元位于一第一行，该编号2入中被设定的该指示单元位一第二行时，该第一要求的该第一暂存时间大于该第二要求的该第二暂存时间。
3.如权利要求1所述的乱序缓冲器，其中该控制电路包括：
4.一种乱序缓冲器的管理方法，该乱序缓冲器包括一乱序队列与一控制电路，该乱序缓冲器包括一要求顺序表与一要求存储元件，该控制电路包括一分配控制器、一解分配控制器与一配置控制器，该要求顺序表具有m×n个指示单元，该要求顺序表包括m个入口指示列，每一该入口指示列包括n个指示单元，该管理方法包括下列步骤：
5.如权利要求4所述的管理方法，还包括下列步骤：
6.如权
...【技术特征摘要】
1.一种乱序缓冲器，包括：
2.如权利要求1所述的乱序缓冲器，其中该m个入口指示列还包括一编号2入口指示列，对应至该m个存储单元中的一第二存储单元；该第一存储单元暂存该第一要求，且该第二存储单元暂存一第二要求；当该编号1入口指示列中被设定的该指示单元与该编号2入口指示列中被设定的该指示单元位在相同行时，该第一要求的一第一暂存时间大于该第二要求的一第二暂存时间；以及，当该编号1入口中被设定的该指示单元位于一第一行，该编号2入中被设定的该指示单元位一第二行时，该第一要求的该第一暂存时间大于该第二要求的该第二暂存时间。...
【专利技术属性】
技术研发人员：黎俊彦，黄柏翔，陈雅婷，蔡曜安，易书玮，
申请(专利权)人：金丽科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。