新型高速SAR ADC系统、实现方法、设备及介质技术方案

本发明专利技术提供了一种新型高速SAR ADC系统、实现方法、设备及介质，包括：在SAR ADC的比较环路上增加延迟单元，利用延迟单元控制比较器延迟时间，从而确保CDAC充放电时间。从性能上来说，和传统的异步SAR ADC比较，有效的解决了因为CDAC充放电时间不足导致比较错误的问题；本发明专利技术和带有冗余位的SAR ADC比较，结构更加简单，速度更快，且有效的解决了电路性能随工艺角，电压或温度变化的问题。

【技术实现步骤摘要】

本专利技术涉及集成电路，具体地，涉及新型高速sar adc系统、实现方法、设备及介质。

技术介绍

1、sar adc由于其结构简单，功耗低，采样速度高的特点，得到广泛应用。目前的高采样率sar adc一般采用非同步架构，比较器自己生成比较时钟，如图1所示；

2、采样时钟sclk将输入信号采样到cdac中，比较器在cmp_en＝1时，对输入信号进行比较，输出结果cmp_out送入sar logic和cmp logic中，sar logic根据cmp_out的结果生成cdac_ctl信号来调整cdac的电容阵列，从而改变比较器输入。同时cmp logic对cmp_out进行处理，生成新的cmp_en，之后比较器进行下一次比较。如此循环，当cdac的所有电容都比较完毕，sar logic生成二进制的adc输出data out。一次采样比较完成。之后采样时钟sclk进行下一次采样，sar adc继续产生下一次输出。

3、从上面的描述可见，非同步sar adc存在两个时间环路：比较器的比较环路和cdac环路。比较环路根据输出信号进行比较，经过本文档来自技高网...

【技术保护点】

1.一种新型高速SAR ADC系统，其特征在于，包括：在SAR ADC的比较环路上增加延迟单元，利用延迟单元控制比较器延迟时间，从而确保CDAC充放电时间。

2.根据权利要求1所述的新型高速SAR ADC系统，其特征在于，所述延迟单元由SARlogic模块生成的dly_ctl信号动态控制；

3.根据权利要求1所述的新型高速SAR ADC系统，其特征在于，对于ADC高位比较和低位比较动态配置dly_ctl信号，从而动态配置延迟单元的延迟时间；

4.根据权利要求1所述的新型高速SAR ADC系统，其特征在于，当CDAC的电容和开关随着工艺角、电压或温度变化...

【技术特征摘要】

1.一种新型高速sar adc系统，其特征在于，包括：在sar adc的比较环路上增加延迟单元，利用延迟单元控制比较器延迟时间，从而确保cdac充放电时间。

2.根据权利要求1所述的新型高速sar adc系统，其特征在于，所述延迟单元由sarlogic模块生成的dly_ctl信号动态控制；

3.根据权利要求1所述的新型高速sar adc系统，其特征在于，对于adc高位比较和低位比较动态配置dly_ctl信号，从而动态配置延迟单元的延迟时间；

4.根据权利要求1所述的新型高速sar adc系统，其特征在于，当cdac的电容和开关随着工艺角、电压或温度变化时，延迟时间也随之同向变化，从而降低工艺角、电压和温度的影响。

5.一种新型高速sar adc系统的实现方法，其特征在于，包括：

6.根据权利要...

【专利技术属性】
技术研发人员：张松，王珲，韩君，黄雄，王涛，黄小燕，刘璐，
申请(专利权)人：上海橙科微电子科技有限公司，
类型：发明
国别省市：