一种处理列车通信网络数据的装置制造方法及图纸

本实用新型专利技术涉及一种处理列车通信网络数据的装置，该装置包括ＣＰＵ及网卡接收单元、仲裁器单元、网卡发送单元，所述的ＣＰＵ及网卡接收单元与仲裁器单元连接，所述的仲裁器单元与网卡发送单元连接。与现有技术相比，本实用新型专利技术具有针对性强、实用性广、可提高列车网络的可用性和安全性、具有高速处理能力等优点。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及处理通信网络数据的装置，尤其是涉及一种处理列车通信网络数 据的装置。
技术介绍
列车通信网络由多功能车辆总线MVB和绞线式列车总线WTB组成，WTB被设计用 于日常作业中经常改变其编组的列车中连接各车辆的串行数据总线，它可以在固定编组的 列车中充当列车总线。MVB是用于一个固定编组的几个车辆内连接各种可编程设备和这些 设备的传感器/执行器的车辆总线。MVB的传输介质可以是双绞线，也可以是光纤。传递的 数据有3类过程数据、消息数据和监管数据。目前，绝大部分应用于轨道交通领域的微机 控制系统都是基于网络通信的分布式系统。因此网络的通信情况、命令以及数据传输的正 确率直接决定着微机控制系统的可靠性。在列车实际的行驶程中常会有高频率的错误或者 无效信息产生，这些问题虽不直接和频繁地影响列车的行驶，但在某些情况下却可能导致 某些功能部件的误操作，进一步引起列车的误动作。轨道交通信号系统广泛地使用安全计算机，来提高信号系统可靠性。但是在列车 通信网络的数据传输中，可靠性和可用性设计尚处于初步应用阶段——现行的“信息传输 双重系统”只是保证冗余性的最基本方式，远不能达到高可靠性微机控制系统的要求。同 时，这种系统只能初步解决信息在网络传输过程中发生错误的问题，不能从源头上杜绝未 知错误的产生。
技术实现思路
本技术的目的就是为了克服上述现有技术存在的缺陷而提供一种针对性强、 实用性广、可提高列车网络的可用性和安全性、具有高速处理能力的处理列车通信网络数 据的装置。本技术的目的可以通过以下技术方案来实现一种处理列车通信网络数据 的装置，其特征在于，该装置包括CPU及网卡接收单元、仲裁器单元、网卡发送单元，所述的 CPU及网卡接收单元与仲裁器单元连接，所述的仲裁器单元与网卡发送单元连接。所述的CPU及网卡接收单元包括电源模块、处理器模块、第一网卡接口模块，所述 的第一网卡接口模块与网络总线连接，所述的处理器模块与仲裁器单元连接，所述的电源 模块与处理器模块连接。所述的仲裁器单元包括通信模块、通信存储模块、中央处理器模块，所述的通信模 块与通信存储模块连接，所述的通信存储模块与中央处理器模块连接。所述的网卡发送单元包括第二网卡接口模块。所述的CPU及网卡接收单元设有3个，且结构相同，分别与仲裁器单元连接。所述的通信模块设有UART-232接口，所述的UART-232接口设有3个。所述的通信存储模块为RAM，所述的RAM设有3个。与现有技术相比，我们将安全计算机技术应用于列车通信网络中，将多处理器冗 余与实时操作系统移植共同应用在列车车载RAS计算机，为列车微机控制系统关键部件研 制工作顺利开展进行开拓与创新。计算机的可用性由其系统结构保证，高安全性和高可靠 性由冗余结构和故障导向安全原则保证。此外，本技术具有以下优点1、针对性强。本技术是首次应用于列车通信网络的可靠性微机控制系统，是 在充分研究MVB总线传输信息特殊性的基础上进行的设计。在列车通信领域，这尚属首次 应用。同时，选用了适合列车网络的表决策略。三取二冗余计算机系统就是采用容错技术 来实现高可靠性，高安全性性能的。它的硬件资源少于二乘二取二系统，只要三个通道中有 两个通道的结果一致，就可以将其作为正确输出，更适应TCN的传输特点；2、适用性广。本技术中，需要仲裁的对象是网络传输的数据集，它不仅包括开 关量，还包括了模拟量。因此需要仲裁的对象也从开关量扩大至模拟量的范围。这是轨道 交通信号系统中所使用的安全计算机没有涉及的；3、提高列车网络的可用行和安全性。针对未知错误，本技术可以从源头杜绝 错误的产生。同时仲裁器用FPGA实现，降低了部件的数量，提高了整个系统的可靠性；4、高速处理。本技术充分利用的FPGA的可集成性，完成了仲裁器的实现；并 且发挥了 FPGA可以并行处理达得高速处理的效果。附图说明图1为本技术结构示意图；图2为仲裁器结构示意图；图3为三模冗余示意图。具体实施方式以下结合附图和具体实施例对本技术进行详细说明。实施例整个装置结构采用三模冗余结构，将接收的数据传给仲裁器(arbitrator)，通过 仲裁器的计算，在以多数为准的原则下，将得到结果作为可靠信息发送回MVB网络。1、在仲裁器的设计中采用三模冗余结构，即三个相同的模块接受三个输入，产三 个结果送至表决器，表决的输出取决于这三个输入的多数值，若有一个故障，则另两个正常 模块的输出结果可将故障模块屏蔽，从而不会在表决器上产生错误的输出。三模冗余的设 计提高了数据的可用性，保障处理结果的正确。2、由于在网络通信的数据帧中包含有模拟量和数字量，因此在仲裁单元中，采用 模拟量和数字量分别表决的策略。数字量采用直接比较；模拟量采用非精确的仲裁表决算 法——数值表决算法。即对于待表决的模拟量数据，在一定的门限值下认为是有效数据，否 则认为是错误数据；3、整个仲裁器采用FPGA实现，充分利用FPGA的可裁剪性来生成满足仲裁器要求 的仲裁电路和系统。同时使用NIOS处理器软核控制读写时序，获得并行处理的效果，提高 了处理速度，从而满足通信速率的要求和系统的实时性。4.提出了通信网络“故障导向安全”原则中的安全侧概念和实施方法，即以上一次 成功传输的数据为安全数据。如图1、图2所示，该装置包括3个相同的CPU及网卡接收单元1、仲裁器单元2、网 卡发送单元3，CPU及网卡接收单元1与仲裁器单元2连接，仲裁器单元2与网卡发送单元 3连接。仲裁器单元2采用三模冗余结构，且使用FPGA实现。CPU及网卡接收单元1包括 电源模块4、处理器模块5、第一网卡接口模块6，第一网卡接口模块6与MVB总线连接，用于 接收数据帧，处理器模块5与仲裁器单元2连接；仲裁器单元2包括通信模块7、通信存储 模块8、中央处理器模块9。通信模块7与处理器模块5连接，用于接收从CPU及网卡接收 单元1传来的数据集，通信模块7包括3个UART-232接口，UART可直接调用FPGA内的IP 核；通信存储模块8与通信模块7连接，通信存储模块8采用RAM，用于存储从CPU及网卡 接收单元1传来的数据集，中央处理器模块9使用OTOS集成，用于将数据集进行拆分，然后 根据数据类型的不同，分别对模拟量和数字量进行表决，对于表决后的数据，按照协议中对 于数据集格式的规定，将其重新组合成数据帧；网卡发送单元3包括第二网卡接口模块，用 于将数据发送回网络上。图3为三模冗余系统结构图仲裁器采用三模冗余结构实现。三模冗余是一种静 态冗余技术，三个相同的模块A、B、C接受三个输入I，产三个结果送至表决器，表决的输出 取决于这三个输入的多数值，若有一个故障，则另两个正常模块的输出结果可将故障模块 屏蔽，从而不会在表决器上产生错误的输出。本文档来自技高网...

【技术保护点】
一种处理列车通信网络数据的装置，其特征在于，该装置包括ＣＰＵ及网卡接收单元、仲裁器单元、网卡发送单元，所述的ＣＰＵ及网卡接收单元与仲裁器单元连接，所述的仲裁器单元与网卡发送单元连接。

【技术特征摘要】
一种处理列车通信网络数据的装置，其特征在于，该装置包括CPU及网卡接收单元、仲裁器单元、网卡发送单元，所述的CPU及网卡接收单元与仲裁器单元连接，所述的仲裁器单元与网卡发送单元连接。2.根据权利要求1所述的一种处理列车通信网络数据的装置，其特征在于，所述的CPU 及网卡接收单元包括电源模块、处理器模块、第一网卡接口模块，所述的第一网卡接口模块 与网络总线连接，所述的处理器模块与仲裁器单元连接，所述的电源模块与处理器模块连 接。3.根据权利要求1所述的一种处理列车通信网络数据的装置，其特征在于，所述的仲 裁器单元包括通信模块、通信存储模块、中央处理器模块，所述的通信模块与...

【专利技术属性】
技术研发人员：谢维达，庄凌昀，寇若岚，钱存元，周宇恒，吴雄文，胡浩，柳初萌，徐磊，
申请(专利权)人：同济大学，
类型：实用新型
国别省市：31[中国|上海]