System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及显示设备,更具体而言,涉及到一种阵列基板、显示面板和显示设备。
技术介绍
1、三栅驱动的显示产品能够减少数据信号线的数量,简化了电路结构的同时降低了成本。但是由于数据信号线的数量的减少,使得三栅驱动的扇出区的扇出线较长。由于在柔性芯片控制的最边缘处的扇出线的旁边没有同一个柔性芯片控制的其他扇出线,因此最边缘处的扇出线旁没有有效的数据信号输出,使得最边缘处的扇出线的有效电容较小,相应的电容电阻延迟小,使得控制的像素的充电效果较好,像素显示效果较亮。在相关技术中,三栅驱动的显示产品的扇出线较长,柔性芯片连接的最边缘处的扇出线和其他扇出线相比显示差异大,形成异常的亮线。
技术实现思路
1、本专利技术实施方式提供一种阵列基板、显示面板和显示设备。
2、本专利技术实施方式提供一种阵列基板,所述阵列基板包括像素、数据信号线、控制芯片和多根扇出线,所述数据信号线连接所述像素;所述控制芯片用于输出数据信号,所述数据信号用于控制所述像素的显示亮度;所述扇出线连接所述数据信号线和所述控制芯片,以使所述数据信号能够通过所述数据信号线传输至所述像素;所述扇出线包括边缘扇出线,所述边缘扇出线位于所述控制芯片连接的所有所述扇出线中最边缘处;所述边缘扇出线的充电效率和除所述边缘扇出线外的其他扇出线的充电效率的差小于设定效率差,使得所述边缘扇出线连接的像素的显示亮度和其他扇出线连接的像素的显示亮度的差小于设定显示差。
3、如此,通过控制边缘扇出线的充电效率和其他扇出线的充电效
4、在某些实施方式中,所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差,使得所述边缘扇出线的充电效率和所述其他扇出线的充电效率的差小于所述设定效率差。
5、如此,通过使边缘扇出线的电阻电容延迟和其他扇出线的电阻电容延迟的差小于设定延迟差,能够使得边缘扇出线连接的像素和其他扇出线连接的像素的显示亮度相当,改善出现的异常竖亮纹现象。
6、在某些实施方式中,所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差,使得所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差。
7、如此,通过使边缘扇出线的有效电容和其他扇出线的有效电容的差小于设定电容差,能够使边缘扇出线和其他扇出线的电阻电容延迟差异较小,以使像素的充电效率差异小,显示亮度均等,改善异常亮线现象。
8、在某些实施方式中,所述阵列基板包括电容,所述电容的一端连接所述边缘扇出线,所述电容的另一端接地,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
9、如此,通过将电容和边缘扇出线并联,能够减小边缘扇出线的有效电容,使得边缘扇出线的有效电容和其他扇出线的有效电容的差小于设定电容差,从而使得边缘扇出线和其他扇出线的电阻电容延迟差较小。
10、在某些实施方式中,任一所述扇出线的线宽小于设定线宽,以使得任意相邻的两根所述扇出线的间距大于设定间距,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
11、如此,通过控制任一扇出线的线宽小于设定线宽,以使得任意相邻的两根扇出线的间距大于设定间距,能够使得边缘扇出线和其他扇出线的有效电容差小于设定电容差,从而使边缘扇出线和其他扇出线的充电效率差较小,改善异常亮线显示。
12、在某些实施方式中,所述扇出线还包括冗余扇出线,所述冗余扇出线设置在所述边缘扇出线远离同一个控制芯片连接的其他扇出线的一侧,所述冗余扇出线连接所述控制芯片,并传输所述控制芯片输出的冗余数据信号,所述冗余扇出线不与所述数据信号线连接,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
13、如此,通过在边缘扇出线远离同一个控制芯片连接的其他扇出线的一侧增加传输冗余数据信号的冗余扇出线,能够使得边缘扇出线和其他扇出线一样,在两侧均有数据信号传输,以使得边缘扇出线和其他扇出线的有效电容的差小于设定电容,从而使边缘扇出线和其他扇出线的充电效率差较小。
14、在某些实施方式中,所述扇出线的线宽和所述扇出线的电阻为负相关,所述边缘扇出线的线宽小于所述其他扇出线的宽度,使得所述边缘扇出线的充电效率和除所述边缘扇出线外的其他扇出线的充电效率的差小于所述设定效率差。
15、如此,可以通过控制边缘扇出线的线宽小于其他扇出线的宽度,以使得边缘扇出线的电阻大于其他扇出线的电阻,从而使得边缘扇出线的电阻电容延迟和其他扇出线的电阻电容延迟的差小于设定延迟差,进一步使得边缘扇出线和其他扇出线分别连接的像素的充电效率差异较小,改善显示异常亮线的问题。
16、在某些实施方式中,所述阵列基板包括依次设置的铟锡氧化物层、源漏电极层和保护层,所述铟锡氧化物层的厚度大于第一厚度,所述源漏电极层的厚度大于第二厚度,所述保护层的厚度大于第三厚度,使得所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差。
17、如此,通过增大铟锡氧化物层、源漏电极层和保护层的厚度,能够提高所有像素的充电效率,以使得边缘扇出线的充电效率和其他扇出线的充电效率的差小于设定效率差,从而改善显示异常亮线的问题。
18、在某些实施方式中,所述边缘扇出线传输的所述数据信号的电压小于所述其他扇出线传输的所述数据信号的电压,以使得所述边缘扇出线的充电效率和所述其他扇出线的充电效率的差小于所述设定效率差。
19、如此,通过控制边缘扇出线传输的数据信号的电压小于其他扇出线传输的数据信号的电压,能够使得边缘扇出线的充电效率和其他扇出线的充电效率的差小于设定效率差,以使得边缘扇出线连接的像素和其他扇出线连接的像素的实际充电效果差异小,从而改善显示亮线的异常现象。
20、本专利技术实施方式提供一种显示面板,所述显示面板包括盖板和上述任一实施方式的阵列基板,所述盖板设置在所述阵列基板上。
21、如此,通过控制边缘扇出线的充电效率和其他扇出线的充电效率的差小于设定效率差,以使得边缘扇出线连接的像素和其他边缘扇出线连接的像素的显示亮度差较小,从而使得像素的显示亮度均等,改善亮线现象。
22、本专利技术实施方式提供一种显示设备,所述显示设备包括壳体和上述实施方式的显示面板,所述显示面板设置在所述壳体内。
23、如此,通过控制边缘扇出线的充电效率和其他扇出线的充电效率的差小于设定效率差,以使得边缘扇出线连接的像素和其他边缘扇出线连接的像素的显示亮度差较小,从而使得像素的显示亮度均等,改善亮线现象。
24、本专利技术的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本专利技术的实践了解到。
本文档来自技高网...【技术保护点】
1.一种阵列基板,其特征在于,所述阵列基板包括:
2.根据权利要求1所述的阵列基板,其特征在于,所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差,使得所述边缘扇出线的充电效率和所述其他扇出线的充电效率的差小于所述设定效率差。
3.根据权利要求2所述的阵列基板,其特征在于,所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差,使得所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差。
4.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板包括电容,所述电容的一端连接所述边缘扇出线,所述电容的另一端接地,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
5.根据权利要求3所述的阵列基板,其特征在于,任一所述扇出线的线宽小于设定线宽,以使得任意相邻的两根所述扇出线的间距大于设定间距,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
6.根据权利要求3所述的阵列基板,其特征在于,所述扇出线还包括冗余扇出线,
7.根据权利要求2所述的阵列基板,其特征在于,所述扇出线的线宽和所述扇出线的电阻为负相关,所述边缘扇出线的线宽小于所述其他扇出线的宽度,使得所述边缘扇出线的充电效率和除所述边缘扇出线外的其他扇出线的充电效率的差小于所述设定效率差。
8.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板包括依次设置的铟锡氧化物层、源漏电极层和保护层,所述铟锡氧化物层的厚度大于第一厚度,所述源漏电极层的厚度大于第二厚度,所述保护层的厚度大于第三厚度,使得所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差。
9.根据权利要求1所述的阵列基板,其特征在于,所述边缘扇出线传输的所述数据信号的电压小于所述其他扇出线传输的所述数据信号的电压,以使得所述边缘扇出线的充电效率和所述其他扇出线的充电效率的差小于所述设定效率差。
10.一种显示面板,其特征在于,所述显示面板包括盖板和权利要求1-9任意一项所述的阵列基板,所述盖板设置在所述阵列基板上。
11.一种显示设备,其特征在于,所述显示设备包括壳体和权利要求10所述的显示面板,所述显示面板设置在所述壳体内。
...【技术特征摘要】
1.一种阵列基板,其特征在于,所述阵列基板包括:
2.根据权利要求1所述的阵列基板,其特征在于,所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差,使得所述边缘扇出线的充电效率和所述其他扇出线的充电效率的差小于所述设定效率差。
3.根据权利要求2所述的阵列基板,其特征在于,所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差,使得所述边缘扇出线的电阻电容延迟和所述其他扇出线的电阻电容延迟的差小于设定延迟差。
4.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板包括电容,所述电容的一端连接所述边缘扇出线,所述电容的另一端接地,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
5.根据权利要求3所述的阵列基板,其特征在于,任一所述扇出线的线宽小于设定线宽,以使得任意相邻的两根所述扇出线的间距大于设定间距,使得所述边缘扇出线的有效电容和所述其他扇出线的有效电容的差小于设定电容差。
6.根据权利要求3所述的阵列基板,其特征在于,所述扇出线还包括冗余扇出线,所述冗余扇出线设置在所述边缘扇出线远离同一个控制芯片连接的其他扇出线的一侧,所述冗余扇出线连接所述控制芯片,并传输所述控制芯片输出的冗余数据信号,所...
【专利技术属性】
技术研发人员:王喜鹏,高吉磊,张永刚,许本志,王亚溪,尚柯,
申请(专利权)人:京东方科技集团股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。