【技术实现步骤摘要】
本技术涉及电子，尤其是一种ns级窄脉冲产生电路。
技术介绍
1、随着半导体激光器技术的不断发展，其中dfb激光器(distributed feedback，分布式反馈激光器)得到了越来越广泛的应用。dfb激光器最大的特点是具有优秀的光谱纯度，他的光谱线宽可以做到1mhz以内，边模抑制比smsr高达40-50db。由于其优秀的单色性和方便的封装形式，在光纤通信、气体检测、医疗应用、原子钟激光物理系统、光膜磁力仪、精密测量等领域得到了广泛的应用，多需要对dfb激光器进行纳秒级(ns)脉冲驱动，因此dfb激光器产品在生产调试、测试过程中多需要用到纳秒级窄脉冲作为控制信号输入到产品中，通常采用标准化的仪表----函数发生器，通过操作面板设置，输出所需要的ns级窄脉冲作为信号源输入到待调试产品中，进行产品调试。由于函数发生器作为标准化仪表，功能较多，单台设备价格昂贵；在生产工位上占用空间较大，如果产线要搭建较多工位时，前期投入较多；单台函数发生器只有1路脉冲输出，调测多通道产品必须多台仪表搭建工位，导致工位复杂，不便于调测。因此迫切需要一种能够以低廉成本产生所需要的ns级窄脉冲，而且体积小型化、满足生产调试工位要求的定制专用调测设备，是生产制造部门提出的迫切需求。
技术实现思路
1、本专利技术人针对上述问题及技术需求，提出了一种ns级窄脉冲产生电路。该电路在整个测试工位占用空间较小，胜任单通道或多通道等不同dfb激光器型号产品调测。
2、本技术的技术方案如下：
3、一
4、其进一步的技术方案为，信号处理逻辑单元基于多路选择器、寄存器、仲裁器、加法器和减法器搭建内部逻辑电路；信号处理逻辑单元的输入包括外部晶振信号、全局时钟信号和三种按钮作用识别信号，输出包括每一路lvds信号；各逻辑器件的布线方式为：
5、第一按钮作用识别信号连接第一多路选择器的一个输入端，第二按钮作用识别信号分别连接第一多路选择器和第二多路选择器的触控端，第一多路选择器的输出端连接第三多路选择器的一个输入端，第三按钮作用识别信号分别连接第三多路选择器和第四多路选择器的触控端，第三多路选择器的输出端连接第一寄存器组的使能端，外部晶振信号连接第一寄存器组的时钟端，第四多路选择器的输出端连接第一寄存器组的触发端，第一寄存器组的输出端分别连接减法器的一个输入端、第五多路选择器和第六多路选择器的触控端、第一加法器的一个输入端，减法器的输出端连接第五多路选择器的一个输入端，第五多路选择器的输出端连接第二多路选择器的一个输入端，第二多路选择器的输出端连接第四多路选择器的一个输入端，第一加法器的输出端连接第六多路选择器的一个输入端，第六多路选择器的输出端连接第四多路选择器的另一个输入端，全局时钟信号分别连接第二寄存器组和第三寄存器的时钟端，第二寄存器组的输出端分别连接第二加法器和仲裁器的一个输入端、第七多路选择器的输入端和触控端、第三寄存器的触发端，第二加法器的输出端连接第八多路选择器的一个输入端，仲裁器的输出端连接第八多路选择器的触控端，第八多路选择器的输出端连接第二寄存器组的触发端，第七多路选择器的输出端连接第三寄存器的使能端，第三寄存器输出端的输出作为信号处理逻辑单元的输出；
6、其中，第一按钮作用识别信号定义为恢复固定频率，第二按钮作用识别信号定义为频率减小，第三按钮作用识别信号定义为频率增加。
7、其进一步的技术方案为，内部逻辑电路还包括反相器，信号处理逻辑单元的输入还包括外部提供的清零信号，清零信号连接反相器的输入端，反相器的输出端分别连接第一寄存器组、第二寄存器组和第三寄存器的清零端。
8、其进一步的技术方案为，内部逻辑电路还包括存储器，第二寄存器组的输出端通过第一存储器连接第七多路选择器的输入端，还通过第二存储器连接第三寄存器的触发端。
9、其进一步的技术方案为，按钮识别单元包括三组过滤器和与门，每组过滤器的输入对应连接一个按钮的输出和外部晶振信号，每组过滤器的一个标志位输出连接对应与门的一个正输入，每组过滤器的一个状态位输出连接对应与门的一个反输入，三组与门的输出分别对应一种按钮作用识别信号；其中，将按钮组件中与过滤器相连的三个按钮分别定义为实现频率增加、频率减小和恢复固定频率功能。
10、其进一步的技术方案为，fpga电源电路包括dc/dc转换单元和五个级联的电源管理芯片，dc/dc转换单元提供可调节输出电压，可调节输出电压连接第一级电源管理芯片的使能端，还分别连接每个电源管理芯片的电源输入端，每一级电源管理芯片的电源监测端连接下一级电源管理芯片的使能端，级联的电源管理芯片按顺序启动，输出端提供从低到高的电源电压，依次为fpga的内核、gtp模拟电路、gtp终端电路、辅助系统和输出驱动供电。
11、其进一步的技术方案为，ns级窄脉冲产生电路还包括指示灯组件，信号处理逻辑单元的输出还包括多个指示灯信号，每个指示灯信号对应接入一个第一或第二led指示灯，lvds信号生成单元的每一路输出还对应连接一个第一led指示灯，第一led指示灯用于指示该路lvds信号的输出状态，多个第二led指示灯用于以十六进制格式指示ns级窄脉冲的当前频率。
12、其进一步的技术方案为，ns级窄脉冲产生电路还包括jtag接口电路，实现ns级窄脉冲产生电路与外部设备的对接。
13、其进一步的技术方案为，ns级窄脉冲的频率调整范围在100khz~2mhz之间以固定步长进行增减；ns级窄脉冲的上升和下降时间均小于1ns。
14、其进一步的技术方案为，fpga电源电路和fpga主控电路基于fpga芯片实现，型号为xc7a25t-2csg325i。
15、本技术的有益技术效果是：
16、本申请提供的脉冲产生电路集成在一块pcb上，实现测试设备小型化，通过fpga主控电路中的时钟倍频单元产生高速全局时钟，给fpga各内部逻辑电路，驱动lvds信号生成单元在高频率下产生多路ns级窄脉冲，从而实现上升沿、下降沿都小于1ns的开关特性；根据生产工程测试的需要，每一路lvds信号可以通过按钮独立控制，并通过该路的第一led指示灯指示输出状态，也可以通过按钮调节脉冲频率，并通过多个第二led指示灯组合指示当前频率，fpga电本文档来自技高网...
【技术保护点】
1.一种ns级窄脉冲产生电路，其特征在于，包括FPGA电源电路、FPGA主控电路和按钮组件，所述FPGA电源电路用于给所述FPGA主控电路和按钮组件提供所需工作电压；所述FPGA主控电路包括LVDS信号生成单元、按钮识别单元、时钟倍频单元和信号处理逻辑单元，所述LVDS信号生成单元至少输出一路LVDS信号作为ns级窄脉冲，每一路输出对应连接一个按钮，所述按钮用于该路LVDS信号的输出控制，或者用于所述ns级窄脉冲的频率调整；所述按钮识别单元的输入连接所述按钮组件，输出连接所述信号处理逻辑单元，用于提供按钮作用识别信号；所述时钟倍频单元的输入连接外部晶振信号，输出连接所述信号处理逻辑单元，用于提供全局时钟信号；所述信号处理逻辑单元基于其内部逻辑电路输出所述ns级窄脉冲。
2.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，所述信号处理逻辑单元基于多路选择器、寄存器、仲裁器、加法器和减法器搭建所述内部逻辑电路；所述信号处理逻辑单元的输入包括所述外部晶振信号、所述全局时钟信号和三种按钮作用识别信号，输出包括每一路LVDS信号；各逻辑器件的布线方式为：
3.
4.根据权利要求2所述的ns级窄脉冲产生电路，其特征在于，所述内部逻辑电路还包括存储器，所述第二寄存器组的输出端通过第一存储器连接所述第七多路选择器的输入端，还通过第二存储器连接所述第三寄存器的触发端。
5.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，所述按钮识别单元包括三组过滤器和与门，每组过滤器的输入对应连接一个按钮的输出和所述外部晶振信号，每组过滤器的一个标志位输出连接对应与门的一个正输入，每组过滤器的一个状态位输出连接对应与门的一个反输入，三组与门的输出分别对应一种按钮作用识别信号；其中，将所述按钮组件中与过滤器相连的三个按钮分别定义为实现频率增加、频率减小和恢复固定频率功能。
6.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，所述FPGA电源电路包括DC/DC转换单元和五个级联的电源管理芯片，所述DC/DC转换单元提供可调节输出电压，所述可调节输出电压连接第一级电源管理芯片的使能端，还分别连接每个电源管理芯片的电源输入端，每一级电源管理芯片的电源监测端连接下一级电源管理芯片的使能端，级联的电源管理芯片按顺序启动，输出端提供从低到高的电源电压，依次为FPGA的内核、GTP模拟电路、GTP终端电路、辅助系统和输出驱动供电。
7.根据权利要求2所述的ns级窄脉冲产生电路，其特征在于，还包括指示灯组件，所述信号处理逻辑单元的输出还包括多个指示灯信号，每个指示灯信号对应接入一个第一或第二LED指示灯，所述LVDS信号生成单元的每一路输出还对应连接一个第一LED指示灯，所述第一LED指示灯用于指示该路LVDS信号的输出状态，多个第二LED指示灯用于以十六进制格式指示所述ns级窄脉冲的当前频率。
8.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，还包括JTAG接口电路，实现所述ns级窄脉冲产生电路与外部设备的对接。
9.根据权利要求1-8任一所述的ns级窄脉冲产生电路，其特征在于，所述ns级窄脉冲的频率调整范围在100KHz～2MHz之间以固定步长进行增减；所述ns级窄脉冲的上升和下降时间均小于1ns。
10.根据权利要求1-8任一所述的ns级窄脉冲产生电路，其特征在于，所述FPGA电源电路和所述FPGA主控电路基于FPGA芯片实现，型号为XC7A25T-2CSG325I。
...【技术特征摘要】
1.一种ns级窄脉冲产生电路，其特征在于，包括fpga电源电路、fpga主控电路和按钮组件，所述fpga电源电路用于给所述fpga主控电路和按钮组件提供所需工作电压；所述fpga主控电路包括lvds信号生成单元、按钮识别单元、时钟倍频单元和信号处理逻辑单元，所述lvds信号生成单元至少输出一路lvds信号作为ns级窄脉冲，每一路输出对应连接一个按钮，所述按钮用于该路lvds信号的输出控制，或者用于所述ns级窄脉冲的频率调整；所述按钮识别单元的输入连接所述按钮组件，输出连接所述信号处理逻辑单元，用于提供按钮作用识别信号；所述时钟倍频单元的输入连接外部晶振信号，输出连接所述信号处理逻辑单元，用于提供全局时钟信号；所述信号处理逻辑单元基于其内部逻辑电路输出所述ns级窄脉冲。
2.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，所述信号处理逻辑单元基于多路选择器、寄存器、仲裁器、加法器和减法器搭建所述内部逻辑电路；所述信号处理逻辑单元的输入包括所述外部晶振信号、所述全局时钟信号和三种按钮作用识别信号，输出包括每一路lvds信号；各逻辑器件的布线方式为：
3.根据权利要求2所述的ns级窄脉冲产生电路，其特征在于，所述内部逻辑电路还包括反相器，所述信号处理逻辑单元的输入还包括外部提供的清零信号，所述清零信号连接所述反相器的输入端，所述反相器的输出端分别连接第一寄存器组、第二寄存器组和第三寄存器的清零端。
4.根据权利要求2所述的ns级窄脉冲产生电路，其特征在于，所述内部逻辑电路还包括存储器，所述第二寄存器组的输出端通过第一存储器连接所述第七多路选择器的输入端，还通过第二存储器连接所述第三寄存器的触发端。
5.根据权利要求1所述的ns级窄脉冲产生电路，其特征在于，所述按钮识别单元包括三组过滤器和与门，每组过滤器的输入对应连接一个按钮的输出和所述外部晶振信号，每组...
【专利技术属性】
技术研发人员：许建中，周泽鑫，李现勤，
申请(专利权)人：无锡市德科立光电子技术股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。