【技术实现步骤摘要】
本公开涉及电子设备中的存储器管理，并且更具体地涉及用于多内核系统的存储器池分配。
技术介绍
1、电子设备可包括多个处理器或具有多个执行内核的处理器。只读存储器(rom)和随机存取存储器(ram)在电子设备中物理地实现并且通信地耦接到电子设备。
2、在电子设备上运行的应用程序和进程可共享对同一物理存储器的访问。共享存储器可以指可由多处理器计算机系统中的若干不同中央处理单元(cpu)或内核访问的ram块。应用程序可在这些多个内核上运行。为了实现共享存储器，系统可以使用均匀存储器访问。在这种情况下，所有内核均匀地共享物理存储器。相反，系统可使用非均匀存储器访问。在这种情况下，存储器访问时间取决于相对于处理器的存储器位置。在其他情况下，系统可使用高速缓存存储器架构。这可能是最常见的具体实施，其中可使用用于每个内核的本地存储器或高速缓存，并且在需要时，可使用从主存储器获取的附加内容。共享存储器系统可相对容易编程，因为所有处理器共享数据的单个视图。
技术实现思路
1、本公开的实施方案可包括装置。该装置可包括处理内核和存储器池，该处理内核包括第一内核和第二内核，该存储器池包括存储块。每个存储块可包括数据端口和存储器检查端口、第一内核与多个存储块中的每一个存储块之间的第一连接、第二内核与多个存储块中的每一个存储块之间的第二连接、以及被配置为共享在第一内核和第二内核之间对存储器池的访问的芯片选择电路。结合上述实施方案中的任一个实施方案，芯片选择电路可通过以下方式共享对存储器池的访问：使得
2、本公开的实施方案可包括微处理器、微控制器、系统或包括上述实施方案的装置的电子设备。
3、本公开的实施方案可包括非暂态机器可读介质，该非暂态机器可读介质包括指令。该指令在由处理器加载并执行时可将处理器配置为将源指令编译成要由第一内核和第二内核执行的目标代码以在目标机器上操作，识别第一内核和第二内核的程序存储器需求，识别目标机器上可用的多个存储块中的每一个存储块的尺寸和数量，并且基于程序存储器需求以及存储块的尺寸和数量，将存储块中的各个存储块分配给第一内核或第二内核。指令可形成将由上述实施方案的装置执行的应用程序。
4、本公开的实施方案可以包括由上述实施方案的装置、微处理器、微控制器、系统或电子设备中的任一者执行的方法。
5、本公开的实施方案可包括当在处理器上执行时由上述实施方案的指令执行的方法。
本文档来自技高网...【技术保护点】
1.一种装置，包括：
2.根据权利要求1所述的装置，其中所述芯片选择电路用于通过使得能够通过所述存储块的所述相应存储器检查端口将数据从所述第三内核访问到所述存储块来在所述多个处理内核中的所述第一内核、所述第二内核和所述第三内核之间共享对所述存储器池的访问。
3.根据权利要求1所述的装置，其中所述芯片选择电路用于使能通过所述存储块的所述相应存储器检查端口从存储器测试电路到所述存储块的访问信号。
4.根据权利要求1所述的装置，其中所述芯片选择电路用于基于确定所述第一内核是比所述第二内核更高优先级的内核来使得能够通过相应数据端口从所述第一内核访问数据，并且使得能够通过相应存储器检查端口从所述第二内核访问数据。
5.根据权利要求1所述的装置，其中所述芯片选择电路用于同时：
6.根据权利要求1所述的装置，其中所述存储块具有不同的尺寸。
7.根据权利要求1所述的装置，其中在将由所述第一内核和所述第二内核执行的软件的编译期间确定存储块到相应内核的分配。
8.根据权利要求1所述的装置，其中所述芯片选择电路用于：<...
【技术特征摘要】
1.一种装置，包括：
2.根据权利要求1所述的装置，其中所述芯片选择电路用于通过使得能够通过所述存储块的所述相应存储器检查端口将数据从所述第三内核访问到所述存储块来在所述多个处理内核中的所述第一内核、所述第二内核和所述第三内核之间共享对所述存储器池的访问。
3.根据权利要求1所述的装置，其中所述芯片选择电路用于使能通过所述存储块的所述相应存储器检查端口从存储器测试电路到所述存储块的访问信号。
4.根据权利要求1所述的装置，其中所述芯片选择电路用于基于确定所述第一内核是比所述第二内核更高优先级的内核来使得能够通过相应数据端口从所述第一内核访问数据，并且使得能够通过相应存储器检查端口从所述第二内核访问数据。
5.根据权利要求1所述的装置，其中所述芯片选择电路用于同时：
6.根据权利要求1所述的装置，其中所述存储块具有不同的尺寸。
7.根据权利要求1所述的装置，其中在将由所述第一内核和所述第二内核执行的软件的编译期间确定存储块到相应内核的分配。
8.根据权利要求1所述的装置...
【专利技术属性】
技术研发人员：M·西蒙斯，A·P·西斯特拉，P·古普塔，
申请(专利权)人：微芯片技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。