时间数字转换器及其时间余量提取电路制造技术

本发明专利技术公开了一种时间数字转换器及其时间余量提取电路，包括多个时间余量提取单元；第一或门，多个输入端分别接收多个时间余量提取单元的第一输出信号，输出端提供第二起始信号；第二或门，多个输入端分别接收多个时间余量提取单元的第二输出信号，输出端提供第二终止信号，每个时间余量提取单元包括第一触发器，输入端接第一输入信号和第一伪触发器的置位端，置位端接第一终止信号和第二伪触发器的输入端；第二触发器，根据第一触发器的输出信号和第一输入信号提供第一输出信号；第三触发器，根据第一触发器的输出信号和第二输入信号提供第二输出信号，从而提高时间数字转换器的测量精度，以及时间数字转换器的连续测量能力。

【技术实现步骤摘要】

本专利技术涉及集成电路，特别涉及一种时间数字转换器及其时间余量提取电路。

技术介绍

1、时间数字转换器(tdc，time to digital convertor)，是在电子仪器仪表或信号处理当中将连续的模拟量-时间转换成离散的数字量的仪器。tdc的主要功能是对start和stop两个信号上升沿之间的时间间隔(脉冲宽度)进行量化，转化成数字码的形式并输出。

2、图1示出了根据现有技术的时间数字转换器的结构示意图。参加图1，输入信号为起始信号start、终止信号stop。当起始信号start上升沿到来时，信号开始在延时链中传输，以依次得到第一个d触发器至第n(n＞1，例如为64)个触发器的输入信号dll1<1>-dll1<n>；当终止信号stop上升沿到来时，即d触发器的时钟有效沿到来，n个d触发器分别对输入信号dll1<1>-dll1<n>进行采样，并输出一组温度计码q1-qn，再利用温度计码转换器将温度计码转换成二进制码。但是，当输入信号dll1<i>的上升沿和终止信号stop的上升本文档来自技高网...

【技术保护点】

1.一种用于时间数字转换器的时间余量提取电路，所述时间数字转换器包括依次排列的多个D触发器，第一起始信号经延时链分别提供多个输入信号至所述多个D触发器的输入端，第一终止信号提供至多个D触发器的置位端，所述时间余量提取电路包括：

2.根据权利要求1所述的时间余量提取电路，其中，所述第一延时单元和所述第二延时单元的延时时间相同。

3.根据权利要求2所述的时间余量提取电路，其中，所述第一至第三触发器的输出延时时间相同，所述第一延时单元和所述第二延时单元的延时时间等于所述触发器的输出延时时间。

4.根据权利要求3所述的时间余量提取电路，其中，所述第一延时单元包...

【技术特征摘要】

1.一种用于时间数字转换器的时间余量提取电路，所述时间数字转换器包括依次排列的多个d触发器，第一起始信号经延时链分别提供多个输入信号至所述多个d触发器的输入端，第一终止信号提供至多个d触发器的置位端，所述时间余量提取电路包括：

2.根据权利要求1所述的时间余量提取电路，其中，所述第一延时单元和所述第二延时单元的延时时间相同。

3.根据权利要求2所述的时间余量提取电路，其中，所述第一至第三触发器的输出延时时间相同，所述第一延时单元和所述第二延时单元的延时时间等于所述触发器的输出延时时间。

4.根据权利要求3所述的时间余量提取电路，其中，所述第一延时单元包括：

5.根据权利要求3所述的时间余量提取电路，其中，所述第二延时单元包括：

6.根...

【专利技术属性】
技术研发人员：赵俊杰，王浩，李宪，
申请(专利权)人：锐泰微北京电子科技有限公司，
类型：发明
国别省市：