一种低回踢噪声的ＣＭＯＳ钟控比较器制造技术

本发明专利技术属于集成电路技术领域，具体为一种低回踢噪声的钟控比较器。该比较器包括差分输入对管，由Ｍ５、Ｍ６、Ｍ７、Ｍ８组成的锁存器，由Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５组成的复位电路，由Ｍ３、Ｍ４、Ｍ１０、Ｍ１１组成的回踢噪声消除电路和由Ｍ１６、Ｍ１７、Ｍ１８、Ｍ１９组成的缓冲器五个部分。比较器的工作分为比较相和复位相两个阶段：当时钟ｃｌｋ为低电平时，比较器工作在比较相，比较结果通过Ｖｏｕｔ＋与Ｖｏｕｔ－输出，节点电压ＶＸ、ＶＹ被抬升至ＶＤＤ；当ｃｌｋ变为高电平时，比较器进入复位相，ＶＸ、ＶＹ被下拉至ＧＮＤ，ＶＰ、ＶＱ与ＶＸ、ＶＹ被隔离开来，同时避免了回踢噪声的产生。本发明专利技术电路结构简单，功能可靠，具有良好的应用前景。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种低回踢噪声的钟控比较器的电路设 计。
技术介绍
CMOS钟控比较器具有功耗低、速度快、能在低电源电压下工作等优点，从而广泛应 用于模数转换器、电源管理电路等领域。传统的CMOS钟控比较器具有较大的回踢噪声，从 而在比较器的输入信号上产生大量的毛刺干扰。所以，在应用中通常需要在比较器的前级 加入预放大器来避免输入信号受到干扰，进而造成大量的功耗开销。针对这一问题，降低钟 控比较器本身的回踢噪声可以降低系统设计成本、减少系统功耗开销，因而具有十分重要 的意义。
技术实现思路
本专利技术的目的在于可降低回踢噪声的CMOS钟控比较器，以避免预放大器的使用。本专利技术提供的低回踢噪声的CMOS钟控比较器，包括由2个晶体管軋、M2构成的 差分输入管对，由4个晶体管1怂、#7、丛组成的锁存器，由4个晶体管#，#μ、##、#Μ组成 的复位电路，由4个晶体管為、i^#w、i/ 组成的回踢噪声消除电路和由4个晶体管#Μ、#/7、 M18, i/ 组成的缓冲器五个部分。其中，所述差分输入管对用于将输入的差分电压信号转换 为电流信号并送入所述锁存器；所述锁存器根据电流的大小得出比较结果并通过所述缓冲 器输出；所述复位电路用于对电路进行复位，以便于进行下一次比较；回踢噪声消除电路 用于消除比较器的回踢噪声。该比较器的工作分为比较相和复位相两个阶段。在比较相，输入信号通过输入对 晶体管的栅极输入。输入对管将输入的电压信号转换为电流信号进入锁存器。锁存器根据 两边电流的大小得出比较结果并通过正反馈放大至满幅。比较结果通过输出缓冲器输出。 在复位相，由晶体管#，# 、# 、组成的复位电路将节点电压& vr, ν,, &拉至α队从而 使比较器输出电压vout+、都被复位至高电平Vwo上述方案中，当时钟信号c从为低且c从为高时，比较器工作于比较相。当elk 为高且为低时，比较器工作于复位相。上述方案中，在比较相，由于晶体管為、怂导通，节点电压V尸、&被锁存器推至Vwo上述方案中，在比较器的复位相，由于晶体管為、丛关断而晶体管軋。、M11导通，节 点电压4、&被继续保持在Vddo本专利技术提出的钟控比较器摒弃了传统的在比较器前级加入预放大器来降低回踢 噪声的方法，大大简化了电路结构，降低了功耗开销，功能可靠，具有良好的应用前景。本专利技术具有以下有益效果1、本专利技术中，输入对晶体管的漏极电压始终保持在。，所以避免了回踢噪声的产生。2、本专利技术中，比较器的电源和地之间没有直流通路，所以没有静态电流消耗，从而功耗大幅降低。 附图说明图1为本专利技术提出的低回踢噪声CMOS钟控比较器的电路图。图2为比较器的时钟波形图。图3为比较器工作在比较相时的简化电路图。图4为比较器工作在复位相时的简化电路图。图5为比较器输入信号受比较器回踢噪声影响的仿真波形。 具体实施例方式下面结合附图对本专利技术进行进一步的说明。图1为本专利技术提出的低回踢噪声CMOS钟控比较器的电路图。其主要由差分输入 对晶体管(M1,尾)、锁存器iM5、M6, #,、鴆)、复位电路d M13, M14,軋》、回踢噪声消除电路(為、 M4,Mjo,Mn)和输出缓冲器(#Μ、# 、# 、# )五个部分组成。其中，输入对晶体管用于将输入 的差分电压信号转换为电流信号并送入锁存器，锁存器根据电流的大小得出比较结果并通 过缓冲器输出。复位电路用于对电路进行复位，以便于进行下一次比较。回踢噪声消除电 路用于消除比较器的回踢噪声。图2为比较的时钟波形图。如图所示，当时钟信号elk为低且c从为高时，比较 器工作于比较相。此时，输入信号通过差分对管軋、丛的栅极输入。输入对管将输入的电压 信号转换为电流信号进入锁存器。锁存器根据两边电流的大小得出比较结果并通过正反馈 放大至满幅。比较结果通过输出缓冲器输出。当c从为高且c从为低时，比较器工作于 复位相。此时，晶体管#，#〃、##、#^将节点电压& Vr, V,, &拉至0刃。从而比较器输出 Vou…-都被复位至高电平Vw。图3为比较器工作在比较相时的简化电路图。如图所示，在比较相，晶体管為、M4 导通，广关断，节点电压[、&被锁存器推至Vddo图4为比较器工作在复位相时的简化电路图。如图所示，在复位相，由于晶体管為、 M4关断而#w、M11导通，节点电压Vp, Ve被继续保持在Vwo图5为比较器输入信号受比较器回踢噪声的影响的仿真波形。该图上部的波形是 传统钟控比较器(不包含回踢噪声消除电路)输入信号受比较器回踢噪声影响的情况，由图 可见输入信号里有较大的毛刺，因此其受比较器回踢噪声的影响相当严重。图5下部分的 波形是本专利技术提出的比较器(包含了回踢噪声消除电路)输入信号受比较器回踢噪声影响 的情况，由图可见输入信号十分干净，这表明比较器的回踢噪声被大幅降低。权利要求一种低回踢噪声的钟控比较器，其特征在于包括由第一、第二晶体管(M1、M2)构成的差分输入对管，由第五、第六、第七和第八晶体管(M5、M6、M7、M8)组成的锁存器，由第十二、第十三、第十四和第十五晶体管(M12、M13、M14、M15)组成的复位电路，由第三、第四、第十和第十一晶体管(M3、M4、M10、M11)组成的回踢噪声消除电路和由第十六、第十七、第十八和第十九晶体管(M16、M17、M18、M19)组成的缓冲器五个部分；其中，所述差分输入对管用于将输入的差分电压信号转换为电流信号并送入所述锁存器；所述锁存器根据电流的大小得出比较结果并通过所述缓冲器输出；所述复位电路用于对电路进行复位，以便于进行下一次比较；回踢噪声消除电路用于消除比较器的回踢噪声； 该钟控比较器的工作分为比较相和复位相两个阶段，其中输入信号通过所述差分输入对管的栅极输入，在比较相，差分输入对管将输入的电压信号转换为电流信号进入所述的锁存器；所述锁存器通过正反馈对输入信号放大至满幅，并通过所述的缓冲器输出比较结果；在复位相，所述的复位电路将节点电压VX、VY、VR、VS拉至GND，从而使比较器输出电压Vout+、Vout 被复位至高电平VDD。2.根据权利要求1所述的低回踢噪声的钟控比较器，其特征在于当时钟信号c从为 低且c从为高时，比较器工作于比较相 ’当elk为高且c从为低时，比较器工作于复位 相。3.根据权利要求1或2所述的低回踢噪声的钟控比较器，其特征在于在比较相，第 三、第四晶体管(軋、丛)导通，节点电压[、&被锁存器推至Vm ；在复位相，第三、第四晶体管 (.M3, M4)关断而第十、第十一晶体管(#w、i/ )导通，节点电压VP、&被继续保持在Vw。全文摘要本专利技术属于集成电路
，具体为一种低回踢噪声的钟控比较器。该比较器包括差分输入对管，由M5、M6、M7、M8组成的锁存器，由M12、M13、M14、M15组成的复位电路，由M3、M4、M10、M11组成的回踢噪声消除电路和由M16、M17、M18、M19组成的缓冲器五个部分。比较器的工作分为比较相和复位相两个阶段当时钟clk为低电平时，比较器工作在比较相，比较结果通过Vout+与Vout-输出，节点电压VX、VY被抬升至VDD；当clk变为高电平时，比较本文档来自技高网...

【技术保护点】
一种低回踢噪声的钟控比较器，其特征在于包括：由第一、第二晶体管（Ｍ↓［１］、Ｍ↓［２］）构成的差分输入对管，由第五、第六、第七和第八晶体管（Ｍ↓［５］、Ｍ↓［６］、Ｍ↓［７］、Ｍ↓［８］）组成的锁存器，由第十二、第十三、第十四和第十五晶体管（Ｍ↓［１２］、Ｍ↓［１３］、Ｍ↓［１４］、Ｍ↓［１５］）组成的复位电路，由第三、第四、第十和第十一晶体管（Ｍ↓［３］、Ｍ↓［４］、Ｍ↓［１０］、Ｍ↓［１１］）组成的回踢噪声消除电路和由第十六、第十七、第十八和第十九晶体管（Ｍ↓［１６］、Ｍ↓［１７］、Ｍ↓［１８］、Ｍ↓［１９］）组成的缓冲器五个部分；其中，所述差分输入对管用于将输入的差分电压信号转换为电流信号并送入所述锁存器；所述锁存器根据电流的大小得出比较结果并通过所述缓冲器输出；所述复位电路用于对电路进行复位，以便于进行下一次比较；回踢噪声消除电路用于消除比较器的回踢噪声；该钟控比较器的工作分为比较相和复位相两个阶段，其中：输入信号通过所述差分输入对管的栅极输入，在比较相，差分输入对管将输入的电压信号转换为电流信号进入所述的锁存器；所述锁存器通过正反馈对输入信号放大至满幅，并通过所述的缓冲器输出比较结果；在复位相，所述的复位电路将节点电压Ｖ↓［Ｘ］、Ｖ↓［Ｙ］、Ｖ↓［Ｒ］、Ｖ↓［Ｓ］拉至ＧＮＤ，从而使比较器输出电压Ｖ↓［ｏｕｔ＋］、Ｖ↓［ｏｕｔ－］被复位至高电平Ｖ↓［ＤＤ］。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张辉，秦亚杰，杨思宇，洪志良，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]