System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术实施例涉及显示的,尤其涉及一种栅极驱动电路和显示面板。
技术介绍
1、显示面板中设置有栅极驱动电路为像素单元提供栅极驱动信号,控制显示面板中的像素单元逐行驱动。现有技术中,栅极驱动电路输出的栅极驱动信号存在波形异常,导致像素驱动电路工作异常,进而使得显示面板的显示效果比较差。
技术实现思路
1、本专利技术提供一种栅极驱动电路和显示面板,以提高栅极驱动电路输出的栅极驱动信号的可靠性,进而提高了显示面板的显示效果。
2、第一方面,本专利技术实施例提供了一种栅极驱动电路,包括输入模块、第一控制模块、第二控制模块、第三控制模块和输出模块;
3、所述输入模块与所述输出模块的第一控制端和所述第一控制模块的第一端连接,所述输入模块用于根据输入信号和第一时钟信号控制所述输出模块的第一控制端和所述第一控制模块的第一端的电位;
4、所述第一控制模块的第二端与所述第二控制模块的第一输出端连接,所述第一控制模块的输出端与所述输出模块的第一控制端连接,所述第二控制模块的第二输出端与所述输出模块的第二控制端连接;所述第一控制模块用于根据所述第一控制模块的第一端和所述第一控制模块的第二端的电位、第一电源信号和第二时钟信号控制所述第一控制模块的第三端电位和所述输出模块的第一控制端电位;所述第二控制模块用于根据所述第一时钟信号和第二电源信号控制所述第一控制模块的第二端电位,还用于根据所述第二时钟信号控制所述输出模块的第二控制端的电位;
5、所述第三控制模块的
6、所述输出模块用于根据所述第一控制端的电位、所述第二控制端的电位、第三时钟信号和所述第二电源信号输出栅极驱动信号。
7、可选地,所述第三控制模块包括第一晶体管;所述第一晶体管的栅极作为所述第三控制模块的第一控制端,与所述第一控制模块的第三端连接,所述第一晶体管的第一极作为所述第三控制模块的输入端,与第一电源信号输入端连接,所述第一晶体管的第二极作为所述第三控制模块的输出端,与所述输出模块的第二控制端连接。
8、可选地,所述第一控制模块包括节点电位控制单元、耦合控制单元和耦合单元;
9、所述节点电位控制单元的第一控制端和第二控制端与所述输入模块的输出端连接,并作为所述第一控制模块的第一端,所述节点电位控制单元的输入端与第一时钟信号输入端连接;或者,所述节点电位控制单元的第一控制端与所述输入模块的输出端连接,并作为所述第一控制模块的第一端,所述节点电位控制单元的第二控制端与第二时钟信号输入端连接,所述节点电位控制单元的输入端与第一电源信号输入端连接;
10、所述节点电位控制单元的输出端和所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接,并作为所述第一控制模块的第二端,所述耦合控制单元的第一输入端与所述第一电源信号输入端连接,所述耦合控制单元的第二输入端与所述第二时钟信号输入端连接,所述耦合控制单元的输出端与所述耦合单元的第一端连接,并作为所述第一控制模块的第三端,所述耦合单元的第二端与所述输出模块的第一控制端和所述输入模块的输出端连接,并作为所述第一控制模块的输出端;所述节点电位控制单元用于控制所述耦合控制单元的控制端电位,所述耦合控制单元用于根据其控制端电位、所述第一电源信号输入端提供的第一电源信号和所述第二时钟信号输入端提供的第二时钟信号控制所述耦合单元的第一端电位,所述耦合单元用于根据两端的电位变化控制所述输出模块的第一控制端电位。
11、可选地,所述耦合控制单元包括第二晶体管和第三晶体管,所述耦合单元包括第一电容;
12、所述第二晶体管的栅极作为所述耦合控制单元的控制端,与所述节点电位控制单元的输出端和所述第二控制模块的第一输出端连接,所述第二晶体管的第一极作为所述耦合控制单元的第一输入端,与所述第一电源信号输入端连接,所述第二晶体管的第二极与所述第三晶体管的第二极连接作为所述耦合控制单元的输出端,与所述第一电容的第一极和所述第一晶体管的栅极连接,所述第三晶体管的第一极作为所述耦合控制单元的第二输入端,与所述第二时钟信号输入端连接,所述第一电容的第一极作为所述耦合单元的第一端,所述第一电容的第二极作为所述耦合单元的第二端,所述第三晶体管的栅极和所述第一电容的第二极与所述输出模块的第一控制端和所述输入模块的输出端连接。
13、可选地,所述第三控制模块还包括第四晶体管;所述第四晶体管的栅极与所述输入模块的输出端连接,所述第四晶体管连接于所述第一晶体管和所述第一电源信号输入端之间。
14、可选地,所述第三控制模块还包括第五晶体管;所述第五晶体管的栅极与第二电源信号输入端连接,所述第五晶体管连接于所述第一晶体管和所述输出模块的第二控制端之间,或者,所述第五晶体管连接于第四晶体管和所述输出模块的第二控制端之间。
15、可选地,所述节点电位控制单元包括第六晶体管和第七晶体管;
16、所述第六晶体管的栅极和所述第七晶体管的栅极分别作为所述节点电位控制单元的第一控制端和第二控制端,均与所述输入模块的输出端连接,所述第六晶体管的第一极作为所述节点电位控制单元的输入端,与所述第一时钟信号输入端连接,所述第六晶体管的第二极与所述第七晶体管的第一极连接,所述第七晶体管的第二极作为所述节点电位控制单元的输出端,与所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接;或者,
17、所述第六晶体管的栅极作为所述节点电位控制单元的第一控制端,与所述输入模块的输出端连接,所述第七晶体管的栅极作为所述节点电位控制单元的第二控制端,与所述第二时钟信号输入端连接,所述第六晶体管的第一极作为所述节点电位控制单元的输入端,与所述第一电源信号输入端连接,所述第六晶体管的第二极与所述第七晶体管的第一极连接,所述第七晶体管的第二极作为所述节点电位控制单元的输出端,与所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接。
18、可选地,所述输入模块包括第八晶体管;所述第八晶体管的栅极与第一时钟信号输入端连接,所述第八晶体管的第一极与输入信号输入端连接,所述第八晶体管的第二极与所述输出模块的第一控制端和所述第一控制模块的第一端连接;
19、优选地,所述第二控制模块包括第九晶体管、第十晶体管、第十一晶体管和第二电容;所述第九晶体管的栅极与所述第一时钟信号输入端连接,所述第九晶体管的第一极与第二电源信号输入端连接,所述第九晶体管的第二极作为所述第二控制模块的第一输出端,与所述第十晶体管的栅极和所述第二电容的第一极连接,所述第十晶体管的第一极与第二时钟信号输入端连接,所述第十晶体管的第二极与所述第二电容的第二极和所述第十一晶体管的第一极连接,所述第十一晶体管的栅极与所述第二时钟信号输入端连接,所述第十一晶体管的本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路,其特征在于,包括输入模块、第一控制模块、第二控制模块、第三控制模块和输出模块;
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述第三控制模块包括第一晶体管;所述第一晶体管的栅极作为所述第三控制模块的第一控制端,与所述第一控制模块的第三端连接,所述第一晶体管的第一极作为所述第三控制模块的输入端,与第一电源信号输入端连接,所述第一晶体管的第二极作为所述第三控制模块的输出端,与所述输出模块的第二控制端连接。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一控制模块包括节点电位控制单元、耦合控制单元和耦合单元;
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述耦合控制单元包括第二晶体管和第三晶体管,所述耦合单元包括第一电容;
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述第三控制模块还包括第四晶体管;所述第四晶体管的栅极与所述输入模块的输出端连接,所述第四晶体管连接于所述第一晶体管和所述第一电源信号输入端之间。
6.根据权利要求5所述的栅极驱动电路,其特征在于,所述第三控制模块
7.根据权利要求2-6任一项所述的栅极驱动电路,其特征在于,所述节点电位控制单元包括第六晶体管和第七晶体管;
8.根据权利要求7所述的栅极驱动电路,其特征在于,所述输入模块包括第八晶体管;所述第八晶体管的栅极与第一时钟信号输入端连接,所述第八晶体管的第一极与输入信号输入端连接,所述第八晶体管的第二极与所述输出模块的第一控制端和所述第一控制模块的第一端连接;
9.根据权利要求8所述的栅极驱动电路,其特征在于,还包括第十四晶体管;所述第十四晶体管的栅极与所述第二电源信号输入端连接,所述第十四晶体管连接于所述第九晶体管的第二极和所述第十晶体管的栅极之间;
10.一种显示面板,其特征在于,包括像素驱动电路和权利要求1-9任一项所述的栅极驱动电路;所述栅极驱动电路与所述像素驱动电路连接,所述栅极驱动电路用于为所述像素驱动电路提供栅极驱动信号。
...【技术特征摘要】
1.一种栅极驱动电路,其特征在于,包括输入模块、第一控制模块、第二控制模块、第三控制模块和输出模块;
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述第三控制模块包括第一晶体管;所述第一晶体管的栅极作为所述第三控制模块的第一控制端,与所述第一控制模块的第三端连接,所述第一晶体管的第一极作为所述第三控制模块的输入端,与第一电源信号输入端连接,所述第一晶体管的第二极作为所述第三控制模块的输出端,与所述输出模块的第二控制端连接。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一控制模块包括节点电位控制单元、耦合控制单元和耦合单元;
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述耦合控制单元包括第二晶体管和第三晶体管,所述耦合单元包括第一电容;
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述第三控制模块还包括第四晶体管;所述第四晶体管的栅极与所述输入模块的输出端连接,所述第四晶体管连接于所述第一晶体管和所述第一电源信号输入端之间。
6.根据权利要求5所述的栅极驱动电路,其特征在于,所述第三控制模...
【专利技术属性】
技术研发人员:鲁建军,盖翠丽,郭恩卿,潘康观,
申请(专利权)人:合肥维信诺科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。