【技术实现步骤摘要】
【国外来华专利技术】
本公开内容的实施方式大致与半导体设备相关。更详细而言，本公开内容的实施方式涉及具有连续侧壁硅模板的环绕式栅极(gate all around；gaa)设备。
技术介绍
1、晶体管是大多数集成电路的关键部件。由于晶体管的驱动电流，也就是速度，与晶体管的栅极宽度成正比，因此更快的晶体管通常需要更大的栅极宽度。因此，在晶体管的尺寸与速度之间存在取舍，“鳍式”场效晶体管(finfet)已经被开发出来，以解决具有最大驱动电流和最小尺寸的晶体管的冲突目标。finfet的特点是有鳍状信道区域，它大大增加了晶体管的尺寸，而没有明显增加晶体管的占地面积，现在已被应用于许多集成电路。然而，finfet也有自己的缺点。
2、随着晶体管设备的特征尺寸不断缩小，以实现更大的电路密度和更高的效能，有必要改进晶体管的设备结构，以改进静电耦合并减少寄生电容和关断状态漏电等负面效应。晶体管设备结构的例子包括平面结构、鳍式场效晶体管(finfet)结构和水平环绕式栅极(hgaa)结构。hgaa设备结构包括几个晶格匹配的信道，它们以叠层的配置悬浮并由源极/漏极区域连接。hgaa结构提供了良好的静电控制，并且可以在互补金属氧化物半导体(cmos)晶片制造中找到广泛的应用。
3、底部介电隔离层的存在正在成为纳米片设备的主要效能增强层。然而，如果在源极/漏极下面有底部介电隔离(bdi)层，外延的源极/漏极只能从侧壁生长，而不能从底部生长，导致源极和漏极区域的生长/形成期间出现许多缺陷。因此，需要有改进的方法来形成环绕式栅极(gate-all-aro
技术实现思路
1、本公开内容的一个或多个实施方式涉及形成半导体设备的方法。在一个或多个实施方式中，一种形成半导体设备的方法包括以下步骤：在基板上的顶表面上形成超晶格结构，该超晶格结构包括多个水平通道层和对应的多个半导体材料层，该多个水平通道层和对应的该多个半导体材料层交错地布置成多个叠层对；将该超晶格结构图案化，以形成由沟槽分开的多个纳米片；在该沟槽中形成浅沟槽隔离(sti)层；在该超晶格结构附近和在该sti层上形成虚设栅极；在该虚设栅极上沉积间隔层；在该超晶格结构附近形成源极沟槽和漏极沟槽；在该源极沟槽和该漏极沟槽中形成底部介电隔离层；在该多个半导体材料层中的每一者上形成内部间隔件；使该内部间隔件凹陷以形成凹陷区域；在该凹陷区域中以及在该超晶格结构上和在该虚设栅极上沉积非晶层；蚀刻该非晶层以暴露该多个水平通道层；使该非晶层结晶；以及形成源极区域和漏极区域。
2、本公开内容的其他实施方式涉及形成半导体设备的方法。在一个或多个实施方式中，一种形成半导体设备的方法包括以下步骤：在栅极结构的超晶格结构附近形成源极沟槽和漏极沟槽，该超晶格结构包括多个水平通道层和对应的多个半导体材料层，该多个水平通道层和对应的该多个半导体材料层在基板的顶表面上交错地布置成多个叠层对；在该源极沟槽和该漏极沟槽中形成底部介电隔离层；在该多个半导体材料层中的每一者上形成内部间隔件；使该内部间隔件凹陷以形成凹陷区域；在该凹陷区域中以及在该超晶格结构上和在该栅极结构上沉积模板材料；使该模板材料结晶；以及形成源极区域和漏极区域。
本文档来自技高网...【技术保护点】
1.一种形成半导体设备的方法，该方法包括以下步骤：
2.如权利要求1所述的方法，其中该模板材料是非晶的。
3.如权利要求2所述的方法，其中该模板材料包括硅(Si)、硅锗(SiGe)、钛(Ti)、锆(Zr)和铪(Hf)。
4.如权利要求2所述的方法，其中该模板材料具有从2nm至50nm的范围中的厚度。
5.如权利要求1所述的方法，其中该多个半导体材料层和该多个水平通道层独立地包括硅锗(SiGe)和硅(Si)中的一者或多者。
6.如权利要求1所述的方法，其中使该模板材料结晶的步骤包括快速热处理(RTP)退火或激光退火中的一者或多者。
7.如权利要求1所述的方法，其中形成该源极区域和该漏极区域的步骤包括以下步骤：在其上生长外延层。
8.如权利要求1所述的方法，其中该源极区域和该漏极区域独立地掺杂了磷(P)、砷(As)、硼(B)和镓(Ga)中的一者或多者。
9.如权利要求1所述的方法，其中该底部介电隔离层包括氧化硅(SiOx)、氮化硅(SiN)、碳化硅(SiC)和高K材料中的一者或多者。>
10.如权利要求1所述的方法，进一步包括以下步骤：在该超晶格结构的顶表面上形成栅极结构。
11.如权利要求10所述的方法，进一步包括以下步骤：在该栅极结构上和在该超晶格结构上形成介电层。
12.如权利要求11所述的方法，其中该栅极结构包括钨(W)、钴(Co)、钼(Mo)、钌(Ru)、氮化钛(TiN)、氮化钽(TaN)、钛铝(TiAl)和N掺杂多晶硅中的一者或多者。
13.一种形成半导体设备的方法，该方法包括以下步骤：
14.如权利要求13所述的方法，其中该模板材料是非晶的，并且具有从2nm至50nm的范围中的厚度。
15.如权利要求14所述的方法，其中该模板材料包括硅(Si)、硅锗(SiGe)、钛(Ti)、锆(Zr)和铪(Hf)。
16.如权利要求13所述的方法，其中该多个半导体材料层和该多个水平通道层独立地包括硅锗(SiGe)和硅(Si)中的一者或多者。
17.如权利要求13所述的方法，其中退火的步骤包括快速热处理(RTP)退火或激光退火中的一者或多者。
18.如权利要求13所述的方法，其中形成该源极区域和该漏极区域的步骤包括以下步骤：在其上生长外延层。
19.如权利要求13所述的方法，其中该源极区域和该漏极区域独立地掺杂了磷(P)、砷(As)、硼(B)和镓(Ga)中的一者或多者。
20.如权利要求13所述的方法，其中该底部介电隔离层包括氧化硅(SiOx)、氮化硅(SiN)、碳化硅(SiC)和高K材料中的一者或多者。
...【技术特征摘要】
【国外来华专利技术】
1.一种形成半导体设备的方法，该方法包括以下步骤：
2.如权利要求1所述的方法，其中该模板材料是非晶的。
3.如权利要求2所述的方法，其中该模板材料包括硅(si)、硅锗(sige)、钛(ti)、锆(zr)和铪(hf)。
4.如权利要求2所述的方法，其中该模板材料具有从2nm至50nm的范围中的厚度。
5.如权利要求1所述的方法，其中该多个半导体材料层和该多个水平通道层独立地包括硅锗(sige)和硅(si)中的一者或多者。
6.如权利要求1所述的方法，其中使该模板材料结晶的步骤包括快速热处理(rtp)退火或激光退火中的一者或多者。
7.如权利要求1所述的方法，其中形成该源极区域和该漏极区域的步骤包括以下步骤：在其上生长外延层。
8.如权利要求1所述的方法，其中该源极区域和该漏极区域独立地掺杂了磷(p)、砷(as)、硼(b)和镓(ga)中的一者或多者。
9.如权利要求1所述的方法，其中该底部介电隔离层包括氧化硅(siox)、氮化硅(sin)、碳化硅(sic)和高k材料中的一者或多者。
10.如权利要求1所述的方法，进一步包括以下步骤：在该超晶格结构的顶表面上形成栅极结构。
11.如权利要求10所述的方法，进一步包括以下步骤：在该栅极结构上和在该超晶...
【专利技术属性】
技术研发人员：阿希什·派欧，埃尔·迈赫迪·巴齐兹，本杰明·科伦坡，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。