【技术实现步骤摘要】
本揭露有关于一种半导体元件的制造方法。
技术介绍
1、半导体产业正在开发与改进半导体结构的工艺，而元件的小型化仍在继续。为了增加电容所需的电容器结构的尺寸和形状的精度因此变得更加重要。举例来说，电容器工艺通过干蚀刻工艺定义电容器结构，以暴露顶部氮化硅(sixny)层、顶部氧化层、中间氮化硅(sixny)层以及底部氧化层，并停止在底部氮化硅(sixny)层上。
2、更大的电容器(即，通过干蚀刻工艺暴露的沟槽的更大临界尺寸)可以获得更高的电容值。然而，较大的电容器更容易引起例如短路(例如，漏电)的电容器问题。半导体产业通常使用由干蚀刻工艺产生的额外聚合物来保持沟槽的临界尺寸，但随后执行以去除聚合物的湿蚀刻工艺可能会加宽沟槽的临界尺寸。
3、因此，当电容器的短路问题有可能发生时，应适当缩小电容器的临界尺寸。
技术实现思路
1、有鉴于此，本揭露的一目的在于提出一种可有解决上述问题的半导体元件的制造方法。
2、为了达到上述目的，依据本揭露的一实施方式，半导体元件的制造方法包含：形成半导体层堆叠于金属层上，其中半导体层堆叠包含第一氮化物层、第一氧化物层、第二氮化物层、第二氧化物层以及第三氮化物层；形成遮罩层于半导体层堆叠上，其中遮罩层具有数个镂空部；沉积薄硅层于镂空部的数个内壁上；以及利用镂空部形成数个沟槽于半导体层堆叠中。
3、于本揭露的一或多个实施方式中，利用镂空部形成沟槽于半导体层堆叠中的步骤使得沟槽连通至第一氮化物层。
4、于
5、于本揭露的一或多个实施方式中，沟槽中的每一者具有在自15纳米至20纳米的范围内的宽度。
6、于本揭露的一或多个实施方式中，金属层包含钨。
7、于本揭露的一或多个实施方式中，第二氮化物层设置于第一氮化物层上方，第三氮化物层设置于第二氮化物层上方，第一氧化物层设置于第一氮化物层与第二氮化物层之间，第二氧化物层设置于第二氮化物层与第三氮化物层之间。
8、于本揭露的一或多个实施方式中，沉积薄硅层的步骤通过毯覆式沉积工艺执行。
9、于本揭露的一或多个实施方式中，薄硅层包含单晶硅。
10、于本揭露的一或多个实施方式中，沉积薄硅层的步骤通过原子层沉积工艺执行。
11、于本揭露的一或多个实施方式中，利用镂空部形成沟槽于半导体层堆叠中的步骤执行于沉积薄硅层的步骤之前。
12、为了达到上述目的，依据本揭露的一实施方式，一种半导体元件包含：形成半导体层堆叠，其中半导体层堆叠包含第一氮化物层、第一氧化物层、第二氮化物层、第二氧化物层以及第三氮化物层；形成遮罩层于半导体层堆叠上，其中遮罩层具有数个镂空部；沉积薄硅层于镂空部的数个内壁上；以及利用镂空部形成数个沟槽于半导体层堆叠中，其中沟槽连通至第一氮化物层。
13、于本揭露的一或多个实施方式中，半导体元件的制造方法进一步包含形成金属层执行于形成半导体层堆叠之前，并且半导体层堆叠形成于金属层上。
14、于本揭露的一或多个实施方式中，金属层包含钨。
15、于本揭露的一或多个实施方式中，利用镂空部形成沟槽于半导体层堆叠中的步骤通过蚀刻工艺执行。
16、于本揭露的一或多个实施方式中，沟槽中的每一者具有在自15纳米至20纳米的范围内的宽度。
17、于本揭露的一或多个实施方式中，第二氮化物层设置于第一氮化物层上方，第三氮化物层设置于第二氮化物层上方，第一氧化物层设置于第一氮化物层与第二氮化物层之间，第二氧化物层设置于第二氮化物层与第三氮化物层之间。
18、于本揭露的一或多个实施方式中，沉积薄硅层的步骤通过毯覆式沉积工艺执行。
19、于本揭露的一或多个实施方式中，薄硅层包含单晶硅。
20、于本揭露的一或多个实施方式中，沉积薄硅层的步骤通过原子层沉积工艺执行。
21、于本揭露的一或多个实施方式中，利用镂空部形成沟槽于半导体层堆叠中的步骤执行于沉积薄硅层的步骤之前。
22、综上所述，在本揭露的半导体元件的制造方法中，由于遮罩层具有镂空部，使得镂空部定义沟槽的临界尺寸。在本揭露的半导体元件的制造方法中，由于薄硅层沉积于镂空部的内壁上，因此可以缩小沟槽的临界尺寸。在本揭露的半导体元件的制造方法中，由于沉积薄硅层执行于形成沟槽于半导体层堆叠中之前，因此可以获得令人满意的临界尺寸的电容器。在本揭露的实施方式中，半导体元件的制造方法通过缩小电容器的临界尺寸来解决电容器的短路问题，从而提高其电性能。
23、以上所述仅用以阐述本揭露所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本揭露的具体细节将在下文的实施方式及相关附图中详细介绍。
本文档来自技高网...【技术保护点】
1.一种半导体元件的制造方法，其特征在于，包含：
2.根据权利要求1所述的方法，其特征在于，所述利用所述多个镂空部形成所述多个沟槽于所述半导体层堆叠中的步骤使得所述多个沟槽连通至所述第一氮化物层。
3.根据权利要求1所述的方法，其特征在于，所述利用所述多个镂空部形成所述多个沟槽于所述半导体层堆叠中的步骤通过蚀刻工艺执行。
4.根据权利要求1所述的方法，其特征在于，所述多个沟槽中的每一者具有在自15纳米至20纳米的范围内的宽度。
5.根据权利要求1所述的方法，其特征在于，所述金属层包含钨。
6.根据权利要求1所述的方法，其特征在于，所述第二氮化物层设置于所述第一氮化物层上，所述第三氮化物层设置于所述第二氮化物层上，所述第一氧化物层设置于所述第一氮化物层与所述第二氮化物层之间，所述第二氧化物层设置于所述第二氮化物层与所述第三氮化物层之间。
7.根据权利要求1所述的方法，其特征在于，所述沉积所述薄硅层的步骤通过毯覆式沉积工艺执行。
8.根据权利要求1所述的方法，其特征在于，所述薄硅层包含单晶硅。
...【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包含：
2.根据权利要求1所述的方法，其特征在于，所述利用所述多个镂空部形成所述多个沟槽于所述半导体层堆叠中的步骤使得所述多个沟槽连通至所述第一氮化物层。
3.根据权利要求1所述的方法，其特征在于，所述利用所述多个镂空部形成所述多个沟槽于所述半导体层堆叠中的步骤通过蚀刻工艺执行。
4.根据权利要求1所述的方法，其特征在于，所述多个沟槽中的每一者具有在自15纳米至20纳米的范围内的宽度。
5.根据权利要求1所述的方法，其特征在于，所述金属层包含钨。
6.根据权利要求1所述的方法，其特征在于，所述第二氮化物层设置于所述第一氮化物层上，所述第三氮化物层设置于所述第二氮化物层上，所述第一氧化物层设置于所述第一氮化物层与所述第二氮化物层之间，所述第二氧化物层设置于所述第二氮化物层与所述第三氮化物层之间。
7.根据权利要求1所述的方法，其特征在于，所述沉积所述薄硅层的步骤通过毯覆式沉积工艺执行。
8.根据权利要求1所述的方法，其特征在于，所述薄硅层包含单晶硅。
9.根据权利要求1所述的方法，其特征在于，所述沉积所述薄硅层的步骤通过原子层沉积工艺执行。
10.根据权利要求1所述的方法，其特征在于，所述利用所述多个镂空部形成所述多个沟槽于所述半导体层堆叠中的步骤执行于所述沉积所述薄硅层的步骤之前。
11.一...
【专利技术属性】
技术研发人员：蒋嘉哲，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。