System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及显示,尤其涉及一种栅极驱动电路及显示面板。
技术介绍
1、随着显示技术的不断发展,显示面板的应用范围越来越广泛,人们对显示面板的要求也越来越高。
2、但目前的有机发光显示产品存在显示异常的情况,显示产品的显示效果有待提升。
技术实现思路
1、本专利技术提供了一种栅极驱动电路及显示面板,以解决显示产品的显示效果较差的问题。
2、根据本专利技术的一方面,提供了一种栅极驱动电路,栅极驱动电路包括:
3、输入模块,接入输入信号,用于响应第一时钟信号和第二时钟信号将所述输入信号输出;
4、控制模块和第一输出模块,所述控制模块的第一控制端与所述输入模块连接,所述控制模块的输出端与所述第一输出模块的第二控制端连接,所述控制模块用于在产生栅极驱动信号的每一时段,响应所述第一控制端的电位输出第一电压信号或第二电压信号至所述第二控制端;所述第一输出模块用于根据所述第二控制端的电位导通或关断,并在导通时输出所述第一电压信号,以输出所述栅极驱动信号;
5、第二输出模块,与所述输入模块连接,用于响应所述第一控制端的电位输出第三时钟信号,以输出所述栅极驱动信号。
6、可选地,所述控制模块包括:
7、第一反相单元,所述第一反相单元的控制端为所述第一控制端,所述第一反相单元的第一端接入所述第一电压信号,所述第一反相单元的第二端接入所述第二电压信号,所述第一反相单元用于在所述第一控制端的电位为第一电平时输出所述第二电压
8、优选的,所述第一电平对应的电压与所述第一电压信号相同,所述第二电平对应的电压与所述第二电压信号相同。
9、可选地,所述控制模块还用于响应所述第一时钟信号和所述第二时钟信号将所述第二控制端的电压转换为反相电压,并将所述反相电压传输至所述第一控制端。
10、可选地,所述控制模块还包括:
11、第二反相单元,所述第二反相单元的控制端与所述第二控制端连接,所述第二反相单元的第一端接入所述第一电压信号,所述第二反相单元的第二端接入所述第二电压信号;所述第二反相单元用于将所述第二控制端的电压转换为反相电压;
12、传输单元,分别与所述第二反相单元的输出端和所述第一控制端连接,所述传输单元用于响应所述第一时钟信号和所述第二时钟信号将所述反相电压传输至所述第一控制端;
13、优选的,所述传输单元在所述输入模块导通时关断,所述传输单元在所述输入模块关断时导通。
14、可选地,所述第一反相单元包括第一晶体管和第二晶体管;
15、所述第一晶体管的控制极为所述第一控制端,所述第一晶体管的第一极接入所述第一电压信号,所述第一晶体管的第二极与所述第二控制端连接;
16、所述第二晶体管的控制极为所述第一控制端,所述第二晶体管的第一极接入所述第二电压信号,所述第二晶体管的第二极与所述第二控制端连接;
17、优选地,所述第一晶体管为n型晶体管,所述第二晶体管为p型晶体管;或者,所述第一晶体管为p型晶体管,所述第二晶体管为n型晶体管。
18、可选地,所述第二反相单元包括第三晶体管和第四晶体管;
19、所述第三晶体管的控制极与所述第二控制端连接,所述第三晶体管的第一极接入所述第一电压信号,所述第三晶体管的第二极与所述传输单元连接;
20、所述第四晶体管的控制极与所述第二控制端连接,所述第四晶体管的第一极接入所述第二电压信号,所述第四晶体管的第二极与所述传输单元连接;
21、优选的,所述第三晶体管为n型晶体管,所述第四晶体管为p型晶体管;或者,所述第三晶体管为p型晶体管,所述第四晶体管为n型晶体管。
22、可选地,所述传输单元包括第五晶体管和第六晶体管;
23、所述第五晶体管的控制极接入所述第二时钟信号,所述第五晶体管的第一极与所述第二反相单元连接,所述第五晶体管的第二极与所述第一控制端连接;
24、所述第六晶体管的控制极接入所述第一时钟信号,所述第六晶体管的第一极与所述第二反相单元连接,所述第六晶体管的第二极与所述第一控制端连接;
25、优选的,所述第五晶体管为n型晶体管,所述第六晶体管为p型晶体管;或者,所述第五晶体管为p型晶体管,所述第六晶体管为n型晶体管;
26、优选的,在同一时段,所述第一时钟信号对应的电压与所述第二时钟信号对应的电压反相。
27、可选地,所述输入模块包括第七晶体管和第八晶体管;
28、所述第七晶体管的控制极接入所述第一时钟信号,所述第七晶体管的第一极接入所述输入信号,所述第七晶体管的第二极与所述第一控制端连接;
29、所述第八晶体管的控制极接入所述第二时钟信号,所述第八晶体管的第一极接入所述输入信号,所述第八晶体管的第二极与所述第一控制端连接;
30、优选的,所述第七晶体管为n型晶体管,所述第八晶体管为p型晶体管;或者,所述第七晶体管为p型晶体管,所述第八晶体管为n型晶体管;
31、优选的,所述第一输出模块包括第九晶体管;
32、所述第九晶体管的控制极为所述第二控制端,所述第九晶体管的第一极接入所述第一电压信号,所述第九晶体管的第二极为所述栅极驱动电路的输出端。
33、可选地,所述第二输出模块包括第十晶体管;
34、所述第十晶体管的控制极与所述第一控制端连接,所述第十晶体管的第一极接入所述第三时钟信号,所述第十晶体管的第二极为所述栅极驱动电路的输出端;
35、优选的,所述第二输出模块还包括电容;
36、所述电容连接于所述第十晶体管的第二极与所述第十晶体管的控制极之间;
37、优选的,所述第二输出模块还包括第十一晶体管;
38、所述第十一晶体管的控制极接入所述第二电压信号,所述第十一晶体管连接于所述第一控制端与所述第十晶体管的控制极之间。
39、根据本专利技术的另一方面,提供了一种显示面板,显示面板包括本专利技术任一实施例所述的栅极驱动电路。
40、本专利技术实施例的技术方案,通过设置控制模块,控制模块在产生栅极驱动信号的每一时段,响应第一控制端的电位输出第一电压信号或第二电压信号至第二控制端,使得第二控制端在在产生栅极驱动信号的每一时段均有电压输入,从而可以维持第二控制端的电位,不会因为漏电流而变化,避免第二控制端的电位位于高电平和低电平之间。由此,可以有效的控制第一输出模块的导通或关断,从而输出准确的栅极驱动信号,使得像素电路可以准确的输出驱动电流,发光器件可以准确发光,进而使得显示产品达到显示需求,有利于提升显示面板的显示效果。并且,第一输出模块的第二控制端无需电容维持第二控制端的电位,使得在避免漏电流对第二控制端的电位影响的基础上,可以降低电路成本。
41、应当理解,本部分所描述的内容并非旨在标本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路,其特征在于,包括:
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述控制模块包括:
3.根据权利要求1所述的栅极驱动电路,其特征在于,所述控制模块还用于响应所述第一时钟信号和所述第二时钟信号将所述第二控制端的电压转换为反相电压,并将所述反相电压传输至所述第一控制端。
4.根据权利要求1-3任一项所述的栅极驱动电路,其特征在于,所述控制模块还包括:
5.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一反相单元包括第一晶体管和第二晶体管;
6.根据权利要求4所述的栅极驱动电路,其特征在于,所述第二反相单元包括第三晶体管和第四晶体管;
7.根据权利要求4所述的栅极驱动电路,其特征在于,所述传输单元包括第五晶体管和第六晶体管;
8.根据权利要求1所述的栅极驱动电路,其特征在于,所述输入模块包括第七晶体管和第八晶体管;
9.根据权利要求1所述的栅极驱动电路,其特征在于,所述第二输出模块包括第十晶体管;
10.一种显示面板,其特征在于,包括:权利要求1
...【技术特征摘要】
1.一种栅极驱动电路,其特征在于,包括:
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述控制模块包括:
3.根据权利要求1所述的栅极驱动电路,其特征在于,所述控制模块还用于响应所述第一时钟信号和所述第二时钟信号将所述第二控制端的电压转换为反相电压,并将所述反相电压传输至所述第一控制端。
4.根据权利要求1-3任一项所述的栅极驱动电路,其特征在于,所述控制模块还包括:
5.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一反相单元包括第一晶体管和第二...
【专利技术属性】
技术研发人员:潘振申,张露,许骥,
申请(专利权)人:合肥维信诺科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。