分时复用存储器直接访问控制器制造技术

本发明专利技术公开了一种分时复用存储器直接访问控制器，其包括：多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线；分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；控制模块，包括一组控制寄存器及控制信号产生逻辑电路，以便配置端口，用于输入控制寄存器的编号和控制数据，并对各个控制寄存器进行配置，控制信号产生逻辑电路根据控制寄存器的值产生时序控制信号，控制外设访问通道和分时复用多路器。将每个外设的ＤＭＡ操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了ＤＭＡ的吞吐率。

【技术实现步骤摘要】

本专利技术涉及一种分时复用存储器直接访问控制器，属微处理器存储器

技术介绍
存储器直接访问(Direct Memory Access,以下简称DMA)，是一种微处理器干预最 少的数据传输技术，直接在存储器和外设之间传输数据。DMA，由独立于微处理器的、称为 DMA控制器的第三方控制模块进行管理，DMA控制器与微处理器共享存储总线。随着微电子技术的发展，集成电路集成度的日益提高，微处理器上集成的功能部 件越来越多，微处理器的存储总线带宽也越来越宽，存储总线带宽与单个外设带宽之间的 差异也越来越大。在这种背景下，以外设直接访问宽带存储总线，就会造成外设访问期间宽 带存储总线带宽的浪费；在有两个及两个以上外设存在的情况下，限制了 DMA的吞吐率；同 时，当两个及两个以上的外设不得不排队以获得存储总线的访问权限时，实际上也降低了 每个外设的传输带宽。专利技术目的本专利技术的目的在于提供一种能够平衡处微理器的宽带存储总线与两个及两个以 上相对慢速的外设之间的带宽差异，克服两个及两个以上外设直接访问宽带存储总线时的 带宽浪费，使存储总线访问权在不同的时隙授予不同的外设通道，以充分利本文档来自技高网...

【技术保护点】
分时复用存储器直接访问控制器，其特征在于，包括：－多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线，当数据从宽带存储总线向外设传输时，将宽带存储总线的数据串行化，以匹配外设带宽；当数据从外设向宽带存储总线传输时，将外设接口的相对慢速数据并行化，以匹配宽带存储总线带宽；－分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；－控制模块，包括一组控制寄存器、控制信号产生逻辑电路和一个配置端口；配置端口，用于输入控制寄存器的编号和控制数据；控制信号产生逻辑电路根据配置端口的输入配置各个控制寄存器，并根据控制寄存器的状态产生时序控制信号，控制各个外设访问通...

【技术特征摘要】
分时复用存储器直接访问控制器，其特征在于，包括 多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线，当数据从宽带存储总线向外设传输时，将宽带存储总线的数据串行化，以匹配外设带宽；当数据从外设向宽带存储总线传输时，将外设接口的相对慢速数据并行化，以匹配宽带存储总线带宽； 分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接； 控制模块，包括一组控制寄存器、控制信号产生逻辑电路和一个配置端口；配置端口，用于输入控制寄存器的编号和控制数据；控制信号产生逻辑电路根据配置端口的输入配置各个控制寄存器，并根据控制寄存器的状态产生时序控制信号，控制各个外设访问通道和分时复用多路器。2.如权利要求1所述的分时复用存储器直接访问控制器，其特征在于所述多...

【专利技术属性】
技术研发人员：郭二辉，洪一，宋何娟，龚晓华，周乐，钟小艳，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：34[中国|安徽]